


# GC-IP2000

## Datenblatt

Version: 2.0  
Datum: 11.07.2022



# Revisionsübersicht

Datum	Revision	Änderung(en)
03.05.07	1.0	Erste Version (vorläufig), Vorläufige Pinbelegung
19.03.09	1.1	Gehäuse Aktualisierung Parameter Grafiken ergänzt Applikationshinweise ergänzt
08.05.09	1.2	Temperaturbereich
26.03.10	1.3	Parameter Pin XA ergänzt Parameter Referenzpunktkomparator ergänzt Gehäusegrafiken ergänzt Nominal-Amplitude 80mV <sub>pp</sub> geändert in 75 mV <sub>pp</sub> Produktthinweise ergänzt
04.10.2017	1.4	AMAC spezifische Änderungen des Dokumentenlayouts
11.07.2022	2.0	Tabelle Kennwerte analog V( $v_0$ ) vorher AC-Spannung korrigiert DC-Spannung Bestellinformationen aktualisiert.

© Copyright 2020 AMAC ASIC- und Mikrosensoranwendung Chemnitz GmbH

Unangekündigte Änderungen vorbehalten.

Wir arbeiten ständig an der Weiterentwicklung unserer Produkte. Änderungen des Lieferumfangs in Form, Ausstattung und Technik behalten wir uns vor. Aus den Angaben, Abbildungen und Beschreibungen dieser Dokumentation können keine Ansprüche abgeleitet werden. Jegliche Vervielfältigung, Weiterverarbeitung und Übersetzung dieses Dokumentes sowie Auszügen daraus bedürfen der schriftlichen Genehmigung durch die AMAC. Alle Rechte nach dem Gesetz über das Urheberrecht bleiben AMAC ausdrücklich vorbehalten.

## Inhaltsverzeichnis

1 Übersicht.....	7
2 Eigenschaften.....	8
3 Anwendungen des IC GC-IP2000.....	9
4 Anschlussbelegung.....	10
4.1 Gehäuse.....	11
5 Konfiguration.....	13
5.1 Reset.....	13
5.2 Konfigurationspins.....	13
6 Funktionsbeschreibung.....	15
6.1 Eingangsverstärker.....	15
6.1.1 Eingangssignale.....	15
6.2 Interpolation.....	15
6.2.1 Interpolationsrate.....	16
6.2.2 Nullsignal Z.....	16
6.3 Unterdrückung von Störungen.....	16
6.3.1 Flankenabstandskontrolle.....	16
6.3.2 Rauschfilter / Digitale Hysterese.....	17
6.4 Signalkorrektur.....	17
6.5 Sensorüberwachung.....	18
6.5.1 Verhalten der Ausgänge A,B und Z im Fehlerfall.....	19
6.5.2 Fehlerquellen.....	19
6.5.3 LED-Pin.....	20
6.6 Betriebsart / Maximale Eingangsfrequenz.....	21
6.6.1 Konfiguration von tpp und fosz.....	21
6.7 Pins A/B/Z.....	22
6.7.1 Controller / DSP.....	22
6.7.2 Sensorabgleich.....	22
6.8 Messwerttrigger / Timer.....	23
6.8.1 Timer.....	23
6.8.2 Schnelle äquidistante Messungen über SPI.....	23
7 Digitale Schnittstellen.....	24
7.1 Serielle Schnittstelle SPI.....	24
7.1.1 Signale.....	24
7.1.2 Protokoll.....	24
7.1.3 Registerzugriff.....	25
7.1.4 Timing.....	25
7.2 EEPROM.....	26
8 Registerbeschreibung.....	27
9 Kennwerte.....	36
10 Applikationshinweise.....	38
10.1 Beschaltung.....	38
10.1.1 Allgemeine Hinweise.....	38
10.1.2 Überblick.....	38
10.1.3 Spannungsversorgung / Referenzspannungen.....	40
10.1.4 Digitalschnittstelle 3.3V.....	40
10.1.5 Eingangsschaltung.....	41
10.2 Empfohlene Registerkonfiguration.....	43
10.2.1 Standardsystem 1Vpp, Rechteckausgang.....	43
10.2.2 Standardsystem 1Vpp, Controllerausgang.....	44
10.2.3 Standardsystem 1Vpp, Rechteckausgang und Mikrocontrollerausgang.....	45
10.2.4 System 75mVpp, Rechteckausgang.....	46
10.3 Signallaufzeit.....	47
10.3.1 Signallaufzeit analog.....	47
10.3.2 Signallaufzeit digital.....	47
10.3.3 Zeitdiskretisierung.....	47
10.4 Verwendung der SPI.....	48
10.4.1 Initialisierung.....	48
10.4.2 Messung.....	48
10.4.3 EEPROM initialisieren.....	49

## Datenblatt GC-IP2000

10.5 Absolutwertmessung.....	49
10.6 Sensorabgleich.....	49
10.7 Anschluss digitaler Encoder.....	51
11 Notizen.....	52

## Tabellenverzeichnis

Tabelle 1: Übersicht.....	8
Tabelle 2: Anschlussbelegung.....	10
Tabelle 3: Konfigurationsmöglichkeiten.....	13
Tabelle 4: Konfiguration Interpolationsrate / SPI-Hardwareadresse.....	13
Tabelle 5: Konfiguration Referenzpunkt.....	13
Tabelle 6: Pin Z4/IRBIN/HWA3.....	14
Tabelle 7: Konfiguration Ausgangssignale.....	14
Tabelle 8: Konfiguration Signalamplitude (Nominalwert).....	14
Tabelle 9: Konfiguration minimaler Flankenabstand.....	14
Tabelle 10: Konfiguration Hysterese.....	14
Tabelle 11: Beschreibung Eingangsverstärker.....	15
Tabelle 12: Signalkorrektur.....	18
Tabelle 13 Gültigkeitsbereiche LED-Pin.....	20
Tabelle 14 Control-Mode LED.....	20
Tabelle 15: Maximale Eingangsfrequenz.....	21
Tabelle 16: ABZ-Modi.....	22
Tabelle 17: Zusätzliche Ausgangssignale.....	22
Tabelle 18: Sensorabgleich.....	22
Tabelle 19: Timer.....	23
Tabelle 20: Äquidistante Messungen.....	23
Tabelle 21: SPI-Signale.....	24
Tabelle 22: SPI-Protokoll.....	24
Tabelle 23: SPI-Timing.....	25
Tabelle 24: EEPROM-Zugriff.....	26
Tabelle 25: Register.....	27
Tabelle 26: Absolute Grenzwerte.....	36
Tabelle 27: Betriebsbedingungen.....	36
Tabelle 28: Kennwerte Oszillator.....	36
Tabelle 29: Kennwerte analog.....	36
Tabelle 30: Kennwerte digital.....	37
Tabelle 31: Kennwerte Interpolation.....	37
Tabelle 32: IC-Beschaltung.....	38
Tabelle 33: empfohlene Registerkonfiguration - Standardsystem 1Vpp, ABZ.....	43
Tabelle 34: empfohlene Registerkonfiguration - Standardsystem 1Vpp, $\mu$ C.....	44
Tabelle 35: empfohlene Registerkonfiguration - Standardsystem 1Vpp, ABZ und $\mu$ C.....	45
Tabelle 36: empfohlene Registerkonfiguration - System 75mVpp, ABZ.....	46
Tabelle 37: Laufzeit analog.....	47
Tabelle 38: Initialisierung über SPI.....	48
Tabelle 39: Messung über SPI, gesteuert durch Prozessor.....	48
Tabelle 40: Interruptgesteuerte Messung über SPI, Timer und Trigger aktiv.....	48
Tabelle 41: Komplettinitialisierung EEPROM.....	49
Tabelle 42: Zusammenhang zwischen PHI und CNT.....	49
Tabelle 43: Sensorabgleich.....	50
Tabelle 44: empfohlene Registerkonfiguration - digitaler Encoder.....	51

## Abbildungsverzeichnis

Abbildung 1: Blockschaltbild.....	7
Abbildung 2: GC-IP2000 Package Dimensions.....	11
Abbildung 3: GC-IP2000 Footprint.....	12
Abbildung 4: GC-IP2000 Carrier Tape.....	12
Abbildung 5: Eingangssignale SIN/COS.....	15
Abbildung 6: Eingangssignal REF.....	15
Abbildung 7: Eingangssignale Interpolation.....	16
Abbildung 8: Ausgangssignale Interpolation.....	16
Abbildung 9: Flankenabstandskontrolle.....	16
Abbildung 10: Ausgangssignale Interpolation.....	17
Abbildung 11: Ausgangssignale Interpolation.....	17
Abbildung 12: Ausgangssignale Interpolation.....	17
Abbildung 13: Ausgangssignale Interpolation.....	17
Abbildung 14: Signalkorrektur.....	18
Abbildung 15: Fehlerverarbeitung.....	18
Abbildung 16: Blockschaltbild Trigger / Timer.....	23
Abbildung 17: Beispiel Timer / Trigger.....	23
Abbildung 18: SPI-Übertragung.....	24
Abbildung 19: SPI-Beispiele.....	25
Abbildung 20: SPI-Timing.....	25
Abbildung 21: Applikation (Prinzip).....	39
Abbildung 22: SPI - Applikation (Prinzip).....	40
Abbildung 23: Sensor mit differentiellen Ausgangssignalen.....	41
Abbildung 24: Sensor mit Single-ended Ausgangssignalen (I).....	41
Abbildung 25: Sensor mit Single-ended Ausgangssignalen(II).....	41
Abbildung 26: Sensoren mit einer Nominalamplitude von 2Vpp.....	41
Abbildung 27: Sensor mit Stromsignalen bzw. Photodiodenarray.....	42
Abbildung 28: Sensor mit antiparallelen Photodioden.....	42
Abbildung 29: Photodiodenarray mit gemeinsamer Katode bzw. Anode.....	42
Abbildung 30: Signallaufzeit digital.....	47
Abbildung 31: Konstante Verzögerungszeit (I).....	47
Abbildung 32: Konstante Verzögerungszeit (II).....	47
Abbildung 33: Zeitdiskretisierung.....	47
Abbildung 34: Anschluss Digitalencoder.....	51

# 1 Übersicht

Der Interpolationsschaltkreis GC-IP2000 dient zur Auflösungserhöhung für inkrementale Weg- und Winkelmesssysteme mit sinusförmigen, um 90° phasenverschobenen Ausgangssignalen. Der IC unterteilt die Signalperiode bis zu 2048-fach.

Der GC-IP2000 enthält drei Instrumentationsverstärker mit einstellbaren Verstärkungsfaktoren. Inkrementalgeber mit Spannungsschnittstelle sowie Messbrücken können direkt angeschlossen werden. Sensoren mit Stromschnittstelle bzw. Photodiodenarrays werden mittels einfacher Außenbeschaltung angepasst. Der IC kann sowohl mit Single-ended, als auch mit differentiellen Eingangssignalen arbeiten. Ein schaltbares analoges Filter vermindert das Rauschen der Sensorsignale. Ergänzend dazu kann eine digitale Hysterese das Flankenrauschen der Ausgangssignale bei niedrigen Eingangsfrequenzen und bei Stillstand unterdrücken. So arbeitet auch im Falle einer kurzzeitigen Störung der Eingangssignale ein nachfolgend angeschlossener Interpolationszähler fehlerfrei.

Die Eingangssignale werden einer AMAC-spezifischen internen Verstärkungs- und Offsetregelung unterzogen. Die Amplitude wird im Bereich von 60% bis 120% der Nominalamplitude ausgeregelt. Der Regelbereich für den Offset der beiden Eingangssignale beträgt ±10% der Nominalamplitude. Die Phasenabweichung der Eingangssignale kann statisch über ein digitales Potentiometer zwischen -10° und +10° korrigiert werden. Im IC wird die Signalgüte der Sensoren überwacht. Dazu können 9 Quellen zur Erzeugung eines Fehlersignals einzeln aktiviert werden.

Die Signalverzögerungszeit des IC beträgt lediglich 5µs. Als Schnittstelle steht ein schnelles serielles Interface (SPI) zur Verfügung. Das Interface arbeitet mit einem Takt bis zu 25MHz und ist kompatibel zu allen wichtigen Mikrocontroller- und DSP-Familien. Zusätzlich sind ein Timer sowie ein mehrstufiger Trigger implementiert. Mit diesen Merkmalen ist der GC-IP2000 besonders für den Einsatz in schnellen Reglern oder Steuerungen geeignet.

Die Konfiguration des IC erfolgt anwendungsspezifisch über Konfigurationspins, über einen EEPROM oder über das serielle Interface.




Abbildung 1: Blockschaltbild

## 2 Eigenschaften

Tabelle 1: Übersicht

Analogteil	
Analogeingang	- Sinus- / Cosinus- / Referenz-(Index) signal; differentiell o. single-ended - Einstellbare Verstärkung für 1 V <sub>PP</sub> / 500 mV <sub>PP</sub> / 250 mV <sub>PP</sub> / 75 mV <sub>PP</sub> - Maximale Eingangsfrequenz 260 kHz für alle Auflösungen
Digitalteil	
Interpolationsraten	- 100 / 128 / 200 / 256 / 400 / 500 / 512 / 800 / 1000 / 1024 / 1600 / 2000 / 2048
Ausgangssignale	- 30-Bit Zählwert über serielle Schnittstelle (SPI) - Datenrate bis zu 500.000 Messwerte/s - 90°-Rechteckfolgen (A/B/Z) - Fehlersignal - Interruptsignal zum $\mu$ C - Hilfssignale für Sensorabgleich
Signalkorrektur	- AMAC-spezifischer Digitalregler für Offset, Regelbereich $\pm 10\%$ der Nominalamplitude - AMAC-spezifischer Digitalregler für Amplitude, Regelbereich Faktor 0.5 ... 1.5 - Digitales Potentiometer mit 40 Stufen zur Phasenkorrektur; Wählbarer Einstellbereich $\pm 5^\circ$ bzw. $\pm 10^\circ$ - LED-Steuersignal
Konfigurationsmöglichkeiten	- Wahlweise über Konfigurationspins, serielle Schnittstelle (SPI), EEPROM
SPI	- Kompatibel zu Standard-SPI: 16 Bit, MSB first - SPI-Takt bis 25 MHz - Zur Konfiguration und Messwertausgabe; wird für Minimalsysteme nicht benötigt
Sonstiges	
Störunterdrückung	- Schaltbares analoges Rauschfilter - Digitale Hysterese zur Unterdrückung des Flankenrauschens am Ausgang
Anpassung des IC an Nachfolgeelektroniken	- Einstellbarer Mindestflankenabstand am Ausgang - Verhalten des IC bei Sensorfehlern programmierbar - Einstellbare Breite Nullsignal Z von $\frac{1}{4}$ oder 1 Periode A/B
Messwerterfassung	- 2-stufiger Messwerttrigger, - Programmierbarer Timer - Verzögerungszeit zwischen Abtastung und Messwert konstant 5 $\mu$ s für alle Auflösungen
Wichtige Kennwerte	
Betriebsspannung	5 V DC
I/O-Spannung digital	3.3 V DC oder 5 V DC
Temperaturbereich	-40°C ... 125°C
Gehäuse	
QFN56	- Pitch 0.5mm, 8mm x 8mm Package

## 3 Bestellinformationen

Produkttyp	Beschreibung/Unterscheidung	Artikelnummer
GC-IP2000	Interpolationsschaltkreis GC-IP2000, QFN56	PR-44000-50
IPE2000-U	IPE2000-U: Demoboard zum Interpolationsschaltkreis GC-IP2000 <sup>1)</sup>	PR-44100-10
USBtoSPI	USB-Adapter zur SPI-Schnittstelle GC-IP2000	PR-44025-10

1) Spannung oder Strom variante



## 4 Anwendungen des IC GC-IP2000

Signalform (Sensor)	Verwendung GC-IP2000
Sinus, Spannung	Direktanschluss des GC-IP2000 an Sensor
Sinus, Strom	Widerstandsbeschaltung wird benötigt
Referenz (Index)-Spur	Direktanschluss des GC-IP2000 an Sensor
Rechteck	IC prinzipiell nicht geeignet Spezielle Widerstandsbeschaltung und Konfiguration ermöglicht jedoch Nutzung des internen Interpolationszählers

Signalform (Sensor)	Verwendung GC-IP2000
1V <sub>pp</sub> nominal	Direktanschluss des GC-IP2000 an Sensor
75mV <sub>pp</sub> nominal	Direktanschluss des GC-IP2000 an Sensor
250mV <sub>pp</sub> nominal	Direktanschluss des GC-IP2000 an Sensor
500mV <sub>pp</sub> nominal	Direktanschluss des GC-IP2000 an Sensor
2V <sub>pp</sub> nominal	Widerstandsbeschaltung wird benötigt
Differenzsignal, DC-Bezugsspannung 1.5 ... 3.5V	Direktanschluss des GC-IP2000 an Sensor
Single-Ended, DC-Bezugsquelle im Sensor	Direktanschluss des GC-IP2000 an Sensor
Single-Ended, keine DC-Bezugsquelle im Sensor	Direktanschluss des GC-IP2000 an Sensor
Photodioden 0.5µApp	Widerstandsbeschaltung wird benötigt
Photodioden 11..16µApp	Widerstandsbeschaltung wird benötigt
Resistive Messbrücke (Magnetsensoren)	Direktanschluss des GC-IP2000 an Sensor
Schwankende Amplitude des Sensors	GC-IP2000 enthält Amplitudenregler
Offset am Sensor nicht korrigierbar	GC-IP2000 enthält Offsetregler
Phase am Sensor nicht korrigierbar	GC-IP2000 enthält Potentiometer zum Phasenabgleich

Maximale Signalfrequenz	
Drehgeber:	$f_{\max} = (\text{Umdrehung} / \text{Minute}) \cdot (\text{Signalperioden} / \text{Umdrehung}) / 60$
Lineargeber	$f_{\max} = (v_{\max} [\text{in m/s}] / (\text{Signalperiode} [\text{in mm}])) \cdot 1000$
$f_{\max} < 260\text{kHz}$	Alle Interpolationsraten bis 2048 über SPI
$f_{\max} < 22\text{MHz} / \text{Interpolationsrate}$	Bei Verwendung ABZ-Ausgang

Gesamtsystem enthält Controller / DSP / FPGA	
SPI – Interface empfohlen	
System enthält mehrere Kanäle	Gleichzeitige Verwendung an nur einem SPI-Bus möglich
Schnelle Triggerverarbeitung ist gefordert	Triggermöglichkeit des GC-IP2000 nutzen
Äquidistante Abtastung ist gefordert	Trigger oder Timer nutzen, Signal <i>Startsample</i> wird bereitgestellt
Echtzeitanwendungen	Konstante Verzögerung von nur 5µs, SPI-Takt bis zu 25MHz
IC-Konfiguration	Alle Register über SPI konfigurierbar

System arbeitet mit externem Interpolationszähler	
ABZ-Modus des GC-IP2000 wird genutzt	
Minimaler am Zähler zugelassener Flankenabstand kann Eingangsfrequenz begrenzen	
Maximale Frequenz des Zählers bekannt	Anpassung des GC-IP2000 über <i>CFGTPP</i> möglich
Signalspezifikation TTL/CMOS	ABZ-Ausgänge direkt nutzbar
Signalspezifikation RS422	Leitungstreiber erforderlich
Konfiguration	EEPROM empfohlen, Konfiguration über Pin möglich

Eingeschränkte Baugröße	
Gehäuse	QFN56, Außenmaß 8mm x 8mm
Minimalbeschaltung	14 Block-C, Quarz, 3 Pull-Up Widerstände optional: EEPROM, optional:RS422 Treiber

## 5 Anschlussbelegung

Tabelle 2: Anschlussbelegung

Pin	Name	Typ	Bedeutung
1	N.C.	n.c.	Darf nicht beschaltet werden
2	NRES	Ein-/Ausgang analog; Open Drain	Reset
3	TM	Eingang digital	Testmodus; Mit VSS verbinden!
4	XA/CLK	Oszillator	Takt
5	XB	Oszillator	Takt
6	VSS	Power digital	Masse digital
7	VDD	Power digital	Versorgungsspannung digital +5V
8	Z4/IRBIN/HWA3	Konfigurationseingang 4wertig	Konfiguration Referenzpunktweite, IRATE, Hardwareadresse SPI
9	CFGTPP	Konfigurationseingang 4wertig	Konfiguration minimaler Flankenabstand
10	CFGFILT	Konfigurationseingang 4wertig	Konfiguration Glitchfilter und digitale Hysterese
11	RS25	Analog	Stütz-C, ADC-Referenzspannung
12	VSSA	Power	Masse analog
13	RSL	Analog	Stütz-C, ADC-Referenzspannung
14	RSH	Analog	Stütz-C, ADC-Referenzspannung
15	CFGGAIN	Konfigurationseingang 4wertig	Konfiguration Verstärkung bzw. Nominalamplitude
16	SMON	Ausgang analog	Monitorausgang Instrumentationsverstärker Sinus
17	REFN	Eingang analog	Eingang Referenzsignal negativ
18	REFP	Eingang analog	Eingang Referenzsignal positiv
19	SINN	Eingang analog	Eingang Sinus negativ
20	SINP	Eingang analog	Eingang Sinus positiv
21	COSN	Eingang analog	Eingang Cosinus negativ
22	COSP	Eingang analog	Eingang Cosinus positiv
23	VDDA	Power	Versorgungsspannung analog +5V
24	VSSA	Power	Masse analog
25	V0	Ausgang analog	Mittenspannung
26	CMON	Ausgang analog	Monitorausgang Instrumentationsverstärker Cosinus
27	MODE	Konfigurationseingang 4wertig	Konfiguration A/B/Z-Modus und Testmodus
28	N.C.	n.c.	Darf nicht beschaltet werden
29	N.C.	n.c.	Darf nicht beschaltet werden
30	RC25	Analog	Stütz-C, ADC-Referenzspannung
31	RCL	Analog	Stütz-C, ADC-Referenzspannung
32	VDDA	Power	Versorgungsspannung analog +5V
33	VSSA	Power	Masse analog
34	RCH	Analog	Stütz-C, ADC-Referenzspannung
35	LED	Ausgang 3wertig (L,H,VDDIO/2)	Ausgang zur Ansteuerung einer LED-Regelung
36	VPROG	Power	Versorgungsspannung digital +5V
37	VSSIO	Power	Masse digital-I/O
38	VDDIO	Power	Versorgungsspannung digital-I/O +5V oder +3.3V
39	MISO	Ausgang digital	SPI: Datenausgang GC-IP2000
40	MOSI	Eingang digital	SPI: Dateneingang GC-IP2000
41	SEN	Eingang digital	SPI: Freigabe
42	SCK	Eingang digital	SPI: Takt
43	ECS	Ausgang digital	EEPROM: Freigabe
44	ECK	Ausgang digital	EEPROM: Takt
45	EDI	Ausgang digital	EEPROM: Datenausgang GC-IP2000
46	EDO	Eingang digital	EEPROM: Dateneingang GC-IP2000
47	TRG	Eingang digital	Triggereingang
48	IR2/HWA2	Eingang digital	Konfiguration Interpolationsrate / Konfiguration Hardwareadresse SPI
49	IR1/HWA1	Eingang digital	Konfiguration Interpolationsrate / Konfiguration Hardwareadresse SPI
50	IR0/HWA0	Eingang digital	Konfiguration Interpolationsrate / Konfiguration Hardwareadresse SPI
51	VSS	Power	Masse digital
52	A	Ausgang digital	Inkrementalausgang A
53	B	Ausgang digital	Inkrementalausgang B
54	Z	Ausgang digital	Ausgang Nullsignal Z (Referenzsignal / Index)
55	NERR	Ausgang digital; Open Drain	Fehlersignal
56	N.C.	n.c.	Darf nicht beschaltet werden
EXPOSED	DVSS	Gehäuse	An DVSS

① Jeder IC-Eingang muss definiert beschaltet werden!

① An den Pins NRES, NERR und MISO wird je ein Pull-Up Widerstand benötigt.

### 5.1 Gehäuse




Abbildung 2: GC-IP2000 Package Dimensions

	Millimeter		
	Min	Nom	Max
A	0.85	0.90	0.95
A1	0.00		0.05
A3	0.203 REF		
b	0.20	0.25	0.30
D	7.85	8.00	8.15
D2	5.95	6.10	6.25
E	7.85	8.00	8.15
E2	5.95	6.10	6.25
e	0.50 BSC		
L	0.35	0.40	0.45

	Inch		
	Min	Nom	Max
A	0.033	0.035	0.037
A1	0.000		0.002
A3	0.008 REF		
b	0.008	0.010	0.012
D	0.310	0.315	0.320
D2	0.234	0.240	0.246
E	0.310	0.315	0.320
E2	0.234	0.240	0.246
e	0.020 BSC		
L	0.014	0.016	0.018

Notes

- 1 Dimensioning and tolerancing conform to ASME Y14.5M – 1994.
- 2 Controlling dimensions: millimeter. Converted inch dimensions not necessarily exact.
- 3 Dimension b applies to metallized terminal and is measured between 0.15mm and 0.30mm from terminal tip.
- 4 Drawings not to scale.
- 5 The recommended land pattern for PCB layout may be modified regarding to process capabilities.




Abbildung 3: GC-IP2000 Footprint




Abbildung 4: GC-IP2000 Carrier Tape

## 6 Konfiguration

### 6.1 Reset

Nach einem Reset des IC werden alle Register mit ihren Default-Werten initialisiert und danach die Konfigurationspins in die entsprechenden Register eingelesen. Falls ein gültiger EEPROM angeschlossen ist, werden im Anschluss daran die Konfigurationsregister mit den EEPROM-Werten überschrieben. Während des gesamten Resetablaufes wird das Pin  $MISO/nWAIT$  auf L-Pegel gehalten. Danach ist die Konfiguration des IC mittels der seriellen Schnittstelle SPI jederzeit änderbar. Es ist möglich, die Pins  $NERR$  und  $NRES$  zu verbinden, um eine Neukonfiguration des IC im Fehlerfall zu erreichen. Der Fehlerimpuls ist dabei mindestens 8 Systemtakte aktiv.

### 6.2 Konfigurationspins

Der IC kann mit Hilfe von zwei Konfigurationsregistern an verschiedenartigste Messsysteme und Folgeelektroniken angepasst werden. Erfolgt die Initialisierung des IC mittels eines EEPROMs bzw. der SPI-Schnittstelle, stehen alle Konfigurationsmöglichkeiten zur Verfügung. Bei Initialisierung über die Konfigurationspins sind die wichtigsten Parameter von außen einstellbar. Die folgende Tabelle gibt einen Überblick über die Konfigurationsmöglichkeiten des GC-IP2000. In weiteren Tabellen sind die Bedeutungen der Konfigurationspins angegeben.

Tabelle 3: Konfigurationsmöglichkeiten

Parameter	Mögliche Werte	Pin	Register / Bit
Interpolationsrate	2048,2000,1600,1024,1000,800 512,500,400,256,200,128,100	IR2 / IR1 / IR0 / IRBIN	CFG1 / IR(3:0)
Min. Flankenabstand $t_{pp}$	1, 2, 4, 8, 16, 32, 64, 128	CFGTPP	CFG1 / TPP(2:0)
Referenzpunkt	Enable, Disable / 1 Periode, 1 Inkrement	Z4	CFG1 / DISZ, Z4
Signalamplitude nominal	$1V_{pp}$ , $500mV_{pp}$ , $250mV_{pp}$ , $75mV_{pp}$	CFGGAIN	CFG1 / GAIN(1:0)
Digitale Hysterese	Enable, Disable	CFGFILT	CFG1 / DHE
Ausgangssignale A/B/Z	ABZ-Modus, DSP-Modus, Sensorabgleich	Mode	CFG1 / MODE (1:0)
Fehlerverarbeitung	Maskierung, Speicherfreigabe, LED-Pin	-	CFG1 / Mx, Lx, LEDMODE
Phasenkorrektur	$\pm 10^\circ$ Schrittweite $0.5^\circ$ , $\pm 5^\circ$ Schrittweite $0.25^\circ$	-	CFG2 / PHBER, PH(5:0)
Tiefpassfilter	Enable, Disable	-	CFG1 / LPF
Verstärkungsregler	Voreinstellung / Zeitkonstante / Enable, Disable	-	CNTRLG, CFG2 / GAINCTL(1:0), DISCTL
Offsetregler	Voreinstellung / Zeitkonstante / Enable, Disable	-	CNTRLO, CFG2 / OFFSCTL(1:0), DISCTL
Trigger	Triggerflanke, Mess-Timer	-	CFG1 / TRGSLP, CFG2 / VT(1:0), T(7:0)
SPI-Modus	Synchron, Asynchron	-	CFG2 / ASYNC, SYNC(4:0)
SPI-Hardwareadresse	0-15	HWA(3:0)	CMD / SETHWA

Tabelle 4: Konfiguration Interpolationsrate / SPI-Hardwareadresse

Interpolationsrate	CFG1 - IR(3:0)	Pin IRBIN	Pin IR2	Pin IR1	Pin IR0	Hardwareadresse SPI
2000	0000 (0)	VSS o. V0	0	0	0	0
1600	0001 (1)	VSS o. V0	0	0	1	1
1000	0010 (2)	VSS o. V0	0	1	0	2
800	0011 (3)	VSS o. V0	0	1	1	3
500	0100 (4)	VSS o. V0	1	0	0	4
400	0101 (5)	VSS o. V0	1	0	1	5
200	0110 (6)	VSS o. V0	1	1	0	6
100	0111 (7)	VSS o. V0	1	1	1	7
2048	1000 (8)	VDD o. offen	0	0	0	8
1024	1001 (9)	VDD o. offen	0	0	1	9
512	1010 (10)	VDD o. offen	0	1	0	10
256	1011 (11)	VDD o. offen	0	1	1	11
128	1100 (12)	VDD o. offen	1	0	0	12
1000	1101 (13)	VDD o. offen	1	0	1	13
1000	1110 (14)	VDD o. offen	1	1	0	14
1000	1111 (15)	VDD o. offen	1	1	1	15

Siehe dazu Abschnitt 7.2.1

Tabelle 5: Konfiguration Referenzpunkt

Referenzpunktbreite	CFG1 - Z4	Pin Z4	Referenzpunktverarbeitung	CFG1 - DISZ
1 Inkrement = ¼ Periode	0	VSS o. VDD	aktiviert	0
4 Inkremente = 1 Periode	1	V0 o. offen	deaktiviert	1

Siehe dazu Abschnitt 7.2.2

Tabelle 6: Pin Z4 / IRBIN/HWA3

Pin Z4/IRBIN/HWA3	Interpolationsrate	Referenzpunktbreite	Hardwareadresse SPI
VSS	Dezimal	1 Inkrement = ¼ Periode	< 8
VDD	Binär	1 Inkrement = ¼ Periode	≥ 8
V0	Dezimal	4 Inkremente = 1 Periode	< 8
offen	Binär	4 Inkremente = 1 Periode	≥ 8

Tabelle 7: Konfiguration Ausgangssignale

Ausgangssignale ABZ	CFG1 – MODE(1:0)	Pin MODE
Rechteck ABZ	00 (0)	VSS
Controller / DSP	01 (1)	VDD
Sensorabgleich 1	10 (2)	V0
Sensorabgleich 2	11 (3)	offen

Siehe dazu Abschnitt 7.7

Tabelle 8: Konfiguration Signalamplitude (Nominalwert)

Eingangssignale	CFG1 – GAIN(1:0)	Pin GAIN
1 V <sub>pp</sub>	00 (0)	VSS
500 mV <sub>pp</sub>	01 (1)	VDD
250 mV <sub>pp</sub>	10 (2)	V0
75 mV <sub>pp</sub>	11 (3)	offen

Siehe dazu Abschnitt 7.1

Tabelle 9: Konfiguration minimaler Flankenabstand

Min. Flankenabstand t <sub>pp</sub>	CFG1 – TPP(2:0)	Pin CFGTPP
1/f <sub>OSZ</sub>	000 (0)	VSS
2/f <sub>OSZ</sub>	001 (1)	VDD
4/f <sub>OSZ</sub>	010 (2)	V0
8/f <sub>OSZ</sub>	011 (3)	offen
16/f <sub>OSZ</sub>	100 (4)	
32/f <sub>OSZ</sub>	101 (5)	
64/f <sub>OSZ</sub>	110 (6)	
128/f <sub>OSZ</sub>	111 (7)	

Siehe dazu Abschnitte 7.3.1 und 7.6

Tabelle 10: Konfiguration Hysterese

Pin CFGFILT	CFG1 - DHE	CFG1-Bit 11	Digitale Hysterese
VSS	0	1	Konfiguration nicht benutzen
VDD	1	1	Konfiguration nicht benutzen
V0	0	0	deaktiviert
offen	1	0	aktiviert

Siehe dazu Abschnitt 7.3.2



## 7 Funktionsbeschreibung

### 7.1 Eingangsverstärker

Der GC-IP2000 enthält drei Instrumentationsverstärker mit einstellbaren Verstärkungsfaktoren. Inkrementalgeber mit Spannungsschnittstelle sowie Messbrücken können direkt angeschlossen werden. Sensoren mit Stromschnittstelle werden mittels einfacher Außenbeschaltung angepasst. Der IC kann sowohl mit Single-ended, als auch mit differentiellen Eingangssignalen arbeiten. Die Verstärkung ist für alle Signale des Sensors (Sinus, Cosinus, Index/Referenz) identisch. Zur Anpassung des GC-IP2000 an kundenspezifische Sensoren steht die Mittenspannung der Instrumentationsverstärker am Pin  $V_0$  zur Verfügung.

#### 7.1.1 Eingangssignale




Abbildung 5: Eingangssignale SIN/COS




Abbildung 6: Eingangssignal REF

Tabelle 11: Beschreibung Eingangsverstärker

CFGGAIN	VSS(A)	VDD(A)	$V_0$	offen
Konfigurationsbits CFG1 – GAIN(1:0)	00	01	10	11
Eingangsspannung für differentielle Einspeisung <sup>1)</sup> (mV <sub>pp</sub> )	500	250	125	37.5
Eingangsspannung $U_{Diff}$ nominal (mV <sub>pp</sub> )	1000	500	250	75
Eingangsspannungsbereich für $U_{Diff}$ (mV <sub>pp</sub> )	600-1200	300-600	150-300	45-90
Untere Schaltschwelle Referenzkomparator nominal (mV)	+43	+21	+11	+3
Obere Schaltschwelle Referenzkomparator nominal (mV)	-19	-9	-5	-1
Bit CFG1 / LPF	empfohlen	empfohlen	empfohlen	notwendig

<sup>1)</sup> an jedem der Eingänge SINP, SINN, COSP, COSN

ⓘ Für Messsysteme ohne Referenzsignal muss über die Pins  $REFP$  und  $REFN$  ein definierter Zustand (immer aktiv bzw. immer inaktiv) eingestellt werden.

### 7.2 Interpolation

Die Signalperioden der analogen Eingangssignale Sinus (SIN) und Cosinus (COS) werden je nach eingestellter Interpolationsrate unterteilt und als Zählwert an der seriellen Schnittstelle (SPI) zur Verfügung gestellt. Über einen Triggereingang bzw. über einen konfigurierbaren Timer können dabei bis zu zwei Messwerte asynchron zum Zugriff über die serielle Schnittstelle im IC gespeichert werden. Parallel dazu werden um 90° phasenverschobene Rechteckfolgen (A/B/Z-Signale) generiert.

ⓘ Es ist zu beachten, dass im GC-IP2000 ein digitales Interpolationsverfahren realisiert ist. Dies hat zur Folge, dass die geschwindigkeitsproportionalen A/B/Z-Ausgangssignale von den bei A/D-Umsetzern unvermeidbaren Quantisierungsfehlern (den so genannten  $\pm 1\text{INK}$ -Fehlern) überlagert sind. Das Quantisierungsrauschen kann durch die Aktivierung der digitalen Hysterese ausgeblendet werden.

### 7.2.1 Interpolationsrate

Die Interpolationsrate (IRATE) kann zwischen 2048, 2000, 1600, 1024, 1000, 800, 512, 500, 400, 256, 200, 128 und 100 ausgewählt werden. Als Interpolationsrate wird hier die Anzahl der Inkremente verstanden, in die eine Sinusperiode/Cosinusperiode der Eingangssignale unterteilt wird. Dies entspricht der Anzahl der Flankenwechsel auf den A/B-Ausgängen pro Eingangssignalperiode. Die Anzahl der Rechteckperioden an den Ausgängen A und B beträgt  $\frac{1}{4}$  der Interpolationsrate.

### 7.2.2 Nullsignal Z

Das Nullsignal Z wird generiert, wenn die Analogsignale Sinus und Cosinus den Phasenwinkel  $45^\circ$  aufweisen und gleichzeitig die Differenzspannung der Referenzeingänge  $REFP$  und  $REFN$  die Schaltschwelle überschreitet. Die Schaltpunkte des Referenzsignals müssen im Bereich von  $45^\circ \pm [90^\circ \dots 150^\circ]$  liegen. Die Breite des Nullsignals Z (Referenzimpuls) am Ausgang ist umschaltbar zwischen 1 und 4 Inkrementen, d.h. zwischen  $\frac{1}{4}$  und 1 Periode der Ausgangssignale A und B. Ist der IC auf die Referenzpunktbreite 1 Inkrement ( $\frac{1}{4}$  Periode) konfiguriert, so führen die Ausgänge A und B bei aktiviertem Z-Signal H-Pegel.




Abbildung 7: Eingangssignale Interpolation




Abbildung 8: Ausgangssignale Interpolation

① Die Signale A, B und Z verschieben sich zeitlich um 1 Inkrement, falls die digitale Hysterese aktiviert ist.

## 7.3 Unterdrückung von Störungen

### 7.3.1 Flankenabstandskontrolle

Der minimale zeitliche Abstand  $t_{pp}$ , zu dem die Ausgangssignale A, B und Z sich ändern können, kann zwischen  $1/f_{OSZ}$  und  $128/f_{OSZ}$  in binären Schritten eingestellt werden, Tabelle 9. Nach dem Schalten eines der Ausgänge wird die nächstfolgende Flanke des anderen Signals erst am IC-Ausgang sichtbar, wenn die Zeit  $t_{pp}$  abgelaufen ist. So kann auch im Falle einer kurzzeitigen Störung der Eingangssignale ein nachfolgend angeschlossener Interpolationszähler fehlerfrei arbeiten. Die Konfiguration der Intervallzeit erfolgt in Abhängigkeit von dem an den Pins A, B und Z angeschlossenen Zähler (siehe dazu Abschnitt 7.6.1).






Abbildung 9: Flankenabstandskontrolle

### 7.3.2 Rauschfilter / Digitale Hysterese

Die Instrumentationsverstärker sind über ein schaltbares Tiefpassfilter (Bit  $CFG1/LPF$ ) mit den internen AD-Wandlern verbunden. Die Grenzfrequenz des Filters kann verändert werden, um das Rauschen in den Sensorsignalen zu dämpfen. In diesem Fall wird entweder die maximale Eingangsfrequenz auf ca. 100kHz verringert oder der Amplitudenregelbereich wird für hohe Eingangsfrequenzen eingeschränkt.

Um das Flankenrauschen der Ausgangssignale bei niedrigen Eingangsfrequenzen sowie Stillstand zu unterdrücken, kann eine digitale Hysterese für die Signale A, B und Z aktiviert werden (Bit  $CFG1/DHE$ ). Damit wird das Schalten der Ausgänge bei statischen Eingangssignalen verhindert. Alle Ausgangssignale werden hierbei um ein Inkrement verzögert.

Folgende Grafiken veranschaulichen beispielhaft die Wirkung von Rauschfilter und digitaler Hysterese für stark gestörte Eingangssignale:




Abbildung 10: Ausgangssignale Interpolation  
Beispiel: starkes Rauschen am Eingang – kein Filter




Abbildung 11: Ausgangssignale Interpolation  
Beispiel: starkes Rauschen am Eingang – Rauschfilter aktiviert




Abbildung 12: Ausgangssignale Interpolation  
Beispiel: starkes Rauschen am Eingang – Digitale Hysterese aktiviert




Abbildung 13: Ausgangssignale Interpolation  
Beispiel: starkes Rauschen am Eingang – Rauschfilter und Digitale Hysterese aktiviert

### 7.4 Signalkorrektur

Die Eingangssignale werden einer AMAC-spezifischen internen Gain- und Offsetregelung unterzogen. Die Amplituden werden im Bereich von 60% bis 120% der Nominalamplitude ausgeregelt. Der Regelbereich für den Offset der beiden Eingangssignale beträgt  $\pm 10\%$  der Nominalamplitude. Die Phasenabweichung der Eingangssignale kann statisch über ein digitales Potentiometer in 40 Stufen korrigiert werden. Ein Konfigurationsbit legt den Einstellbereich der Phase auf ca.  $\pm 5^\circ$  oder ca.  $\pm 10^\circ$  fest. Nach dem Rücksetzen des IC werden Startwerte zur Korrektur für Amplitude und Offset der beiden Eingangssignale aus dem EEPROM geladen. Ist kein EEPROM angeschlossen, werden diese Werte in die Mitte des Regelbereiches gestellt. Die volle Messgenauigkeit erreicht der IC jedoch erst nach dem Einschwingen der internen Signalregelung. Um die größtmögliche Genauigkeit der Amplituden- und Offsetregelung zu erreichen, muss das Phasenpotentiometer auf den am GC-IP2000 angeschlossenen Sensor abgeglichen werden. Im GC-

IP2000 werden Amplituden- und Offsetfehler als Einheit betrachtet. Für spezielle Applikationen bedeutet dies, dass bei Verringerung eines der Fehler u.U. ein größerer zulässiger Fehler des jeweils anderen Parameters zugelassen werden kann. Die Dämpfung der im GC-IP2000 implementierten Regelstrecke ist einstellbar.

Tabelle 12: Signalkorrektur

Größe	in % bezogen auf nominale Amplitude (PEAK-PEAK)	in % bezogen auf ADC-Maximum (PEAK-PEAK)	in mV bezogen auf Standardsignal (1V <sub>pp</sub> )	in V am Pin SMON bzw. CMON
Maximalwert am Eingang	150	100	1500	3.15
Nominalwert des Eingangssignals	100	66.7	1000	2.10
Garantierter Regelbereich Amplitude	60 ... 120	40 ... 80	600 ... 1200	1.26 ... 2.52
Einstellbereich Amplitudenregler	56 ... 168 <sup>1)</sup>	38 ... 112 <sup>1)</sup>	560 ... 1680 <sup>1)</sup>	1.18 ... 3.53 <sup>1)</sup>
Vektorüberwachung <sup>2)</sup>	30	20	300	0.63
Garantierter Regelbereich Offset (Sensor)	±10	±6.7	±100	± 0.210
Einstellbereich Offsetregler	±25	±17	±250	± 0.525

<sup>1)</sup> Der Einstellbereich für die Amplitude überschreitet den Aussteuerbereich des ADC. Die obere Grenze des Einstellbereiches kann deshalb für die Analogsignale nicht ausgenutzt werden

<sup>2)</sup> Ein Summensignal aus Sinus und Cosinus wird überwacht.




Abbildung 14: Signalkorrektur

### 7.5 Sensorüberwachung

Im IC gibt es 9 Quellen zur Erzeugung eines Fehlersignals. Jede Quelle kann mit dem zugehörigen Bit im Register CFG1 aktiviert oder deaktiviert werden. Die Speicherung der einzelnen Fehlerflags kann mit je einem weiteren Konfigurationsbit aktiviert werden. Die ODER-Verknüpfung der so maskierten bzw. gespeicherten Fehlersignale wird am Pin NERR (L-aktiv) bereitgestellt. Das Verhalten der Rechteckausgänge im Fehlerfall kann ebenfalls konfiguriert werden. Es ist möglich, die Pins NERR und NRES zu verbinden, um eine Neukonfiguration des IC im Fehlerfall zu starten. In diesem Fall ist der Fehlerimpuls mindestens 8 Systemtakte aktiv. Das Pin NERR ist als Open-Drain-Pin realisiert. Damit ist es möglich, die Fehlerausgänge mehrerer IC GC-IP2000 zu verbinden.




Abbildung 15: Fehlerverarbeitung

ⓘ Wurde das Fehlersignal aktiviert bzw. eines der Fehlerbits im Ergebnisregister gesetzt, so sind das aktuelle Messergebnis und alle nachfolgenden Ergebnisse zu verwerfen. Nach Beseitigung der Fehlerursache und dem Zurücksetzen der Fehlerbits (SPI-Befehl: RESCNT) ist für Absolutwertmessungen ein erneutes Überfahren des Referenzpunktes notwendig!

### 7.5.1 Verhalten der Ausgänge A, B und Z im Fehlerfall

Im Fehlerfall ist das Verhalten der Ausgänge A, B und Z undefiniert. Ist das Bit HLD im Register CFG1 gesetzt, ändern sich die Ausgänge im Fehlerfall nicht. Das Fehlersignal ist mindestens die Zeit  $t_{pp}$  aktiv. Ist das Speicherfreigabe-Bit ( $L_x$ ) für einen speziellen Fehler im Register CFG1 gesetzt, wird das zugehörige Fehlersignal bis zum nächsten Reset des IC bzw. bis zum nächsten SPI-Befehl RESCNT gespeichert.

### 7.5.2 Fehlerquellen

#### Vektorfehler

Der aus Cosinus- und Sinussignal gebildete Signalvektor ist zu klein. Ursache ist meist ein teilweiser bzw. vollständiger Sensorabriss. Eine weitere Fehlerursache sind Eingangssignale mit sehr großem Offset bei gleichzeitig kleiner Amplitude.

	Maskierung	Speicherfreigabe	STATUS-Register
Bit	MVLOW	LVLOW	EVLOW

#### ADC-Fehler

Ein oder beide AD-Wandler sind übersteuert. Ursache dafür ist eine zu große Signalamplitude. Eine weitere Fehlerursache sind Eingangssignale mit sehr großem Offset bei gleichzeitig großer Amplitude. Sind an den Sensoreingängen entsprechende Pull-Up bzw. Pull-Down Widerstände vorhanden, können Sensorabrissfehler ebenfalls über dieses Fehlerbit erkannt werden.

	Maskierung	Speicherfreigabe	STATUS-Register	
Bit	MADC	LADC	ESADC (Sinus)	ECADC (Cosinus)

#### Offsetfehler

Der Offsetregler hat seine Grenze erreicht. Ursache ist ein zu großer Signaloffset, ein teilweiser bzw. vollständiger Sensorabriss oder ein ungültiger Wert zur Initialisierung des Offsetreglers.

	Maskierung	Speicherfreigabe	STATUS-Register	
Bit	MOFF	LOFF	ESOFF (Sinus)	ECOFF (Cosinus)

#### Verstärkungsfehler

Der Verstärkungsregler hat seine Grenze erreicht. Ursache ist eine zu kleine Signalamplitude oder ein teilweiser bzw. vollständiger Sensorabriss.

	Maskierung	Speicherfreigabe	STATUS-Register	
Bit	MGAIN	LGAIN	ESGAIN (Sinus)	ECGAIN (Cosinus)

#### Geschwindigkeitsfehler

Die Eingangsfrequenz ist so hoch, dass die A/B-Signale nicht gebildet werden können bzw. keine Richtungserkennung mehr möglich ist. Die überwachte Frequenz unterscheidet sich bei Betrieb mit internem Zähler bzw. bei Verwendung der Rechteckausgänge A/B/Z. Siehe dazu Abschnitt 7.6.

	Maskierung	Speicherfreigabe	STATUS-Register
Bit	MFAST	LFAST	EFAST

#### A/B/Z-Fehler

Die Signale A, B und Z sind ungültig. Ursache dafür ist eine zu hohe Eingangsfrequenz. Die überwachte Frequenz ist abhängig vom eingestellten minimalen Flankenabstand  $t_{pp}$ . Dieses Fehlerbit wird auch gesetzt, wenn die Interpolationsrate oder der minimale Flankenabstand  $t_{pp}$  geändert werden. Zum Betrieb des GC-IP2000 ausschließlich unter Verwendung des internen Zählers muss die Erkennung dieses Fehlers deaktiviert werden ( $M_{ABZ} = 0$ ).

	Maskierung	Speicherfreigabe	STATUS-Register

Bit	MABZ	LABZ	EABZ
-----	------	------	------

### 7.5.3 LED-Pin

Das LED-Pin kann zur Signalisierung ungünstiger Sensorsignale oder zur Ansteuerung einer LED-Helligkeitsreglung in optischen Gebersystemen verwendet werden. Das Ausgangspin kann drei Zustände annehmen (VSS, VDD/2, VDD). Zur Ansteuerung des LED-Pins werden Gain- und Offsetkorrekturwerte sowie die ADC-Werte berücksichtigt.

#### Default-Mode ( $LEDMODE = 0$ ): Sensorkontrolle

Ein L-Pegel zeigt an, dass die Werte des ADC, des Verstärkungsreglers oder des Offsetreglers außerhalb des gültigen Bereiches liegen und somit die Signale am Sensor abgeglichen werden müssen. Dieser Zustand bleibt mindestens 5 Eingangssignalperioden erhalten.

Tabelle 13 Gültigkeitsbereiche LED-Pin

Parameter	Gültiger Bereich	Register	Grenzwerte
Amplitude (ADC)	Amplitude < 147.5% Nominalamplitude	ADC_C / ADC_S	± 4032
Offset	Offset < ± 22.5% Nominalamplitude	CNTRLO_C / CNTRLO_S	-2432 (Min), +2431 (Max)
Verstärkung	0.56 < Verstärkung < 1.44	CNTRLG_C / CNTRLG_S	128 (Min), 1919 (Max)

#### Control-Mode ( $LEDMODE = 1$ ): Helligkeitssteuerung

Ein L-Pegel am Pin zeigt an, dass LED zu dunkel ist. Ein H-Pegel am Pin zeigt an, dass die LED zu hell ist. Korrekte Eingangssignale werden am Pin mit einem Pegel von VDD/2 angezeigt. Dieser Pegel gilt auch für den Fall, dass sich der Fehler nicht eindeutig detektieren lässt.

Tabelle 14 Control-Mode LED

Nr.	Bedingung	LED-Pin
1	Alle Verstärkungskorrekturwerte im gültigen Bereich und alle ADC-Werte im gültigen Bereich	VDD/2
2	Ein Verstärkungskorrekturwert (CNTRLG_C/CNTRLG_S) zu groß, der zweite zu klein	VDD/2
3	Ein Verstärkungskorrekturwert (CNTRLG_C/CNTRLG_S) zu groß und nicht Bedingung 2	L
4	Ein Verstärkungskorrekturwert (CNTRLG_C/CNTRLG_S) zu klein und nicht Bedingung 2	H
5	Ein ADC-Wert (ADC_C/ADC_S) zu groß und nicht Bedingung 2	H

## 7.6 Betriebsart / Maximale Eingangsfrequenz

Die maximale Eingangsfrequenz ist abhängig von der gewählten Schnittstelle am Ausgang. Werden die Rechteckfolgen (A/B/Z) als Ausgangssignal verwendet, so wird die maximale Eingangsfrequenz begrenzt durch die Interpolationsrate und den minimalen Flankenabstand (t<sub>pp</sub>). Wird ausschließlich der interne Zählwert verarbeitet, so wird die maximale Eingangsfrequenz durch die Taktfrequenz am Pin XA (f<sub>OSZ</sub>) bestimmt. Die Umschaltung der Betriebsart und der überwachten Frequenz erfolgt durch das Bit MABZ im Register CFG1. Sollen beide Ausgangsschnittstellen gleichzeitig benutzt werden, so muss das Bit MABZ mit 1 initialisiert werden.

Tabelle 15: Maximale Eingangsfrequenz

Betriebsart	MABZ	MFAST	Maximalfrequenz für Zähler	Maximalfrequenz für ABZ-Ausgang
Zähler	0	1	$f_{MAX} = f_{OSZ} / 95$	Keine Fehlererkennung
Rechteck, $t_{pp} = N/f_{OSZ}$ $N = 2^{CFG1-TPP(2:0)}$	1	1	Für $N = 1 / CFG1-TPP(2:0) = '000'$ $f_{MAX} \approx 0.9 \cdot f_{OSZ} / IRATE < f_{OSZ} / 95$  Für $N > 1 / CFG1-TPP(2:0) \neq '000'$ $f_{MAX} \approx 0.95 \cdot f_{OSZ} / IRATE < f_{OSZ} / 95$	Für $N = 1 / CFG1-TPP(2:0) = '000'$ $f_{MAX} \approx 0.9 \cdot f_{OSZ} / IRATE < f_{OSZ} / 95$  Für $N > 1 / CFG1-TPP(2:0) \neq '000'$ $f_{MAX} \approx 0.95 \cdot f_{OSZ} / IRATE < f_{OSZ} / 95$

Als Grenzwerte erhält man eine maximale Eingangsfrequenz von 260kHz bei einem Takt von f<sub>OSZ</sub> = 25MHz sowie einen garantierten Flankenabstand von 128µs bei einem minimalen Takt von f<sub>OSZ</sub> = 1MHz. Zwischen diesen beiden Werten kann durch geeignete Wahl von Taktfrequenz und Flankenabstand der GC-IP2000 an die Folgeelektronik angepasst werden. Alle Werte gelten bei abgeglicherer Phase zwischen den Eingangssignalen und nach dem Einschwingen der internen Signalregelung. Bis zu diesem Zeitpunkt darf die Eingangsfrequenz nur 50% der angegebenen Maximalfrequenz betragen.

ⓘ Wenn das Bit LPF im Register CFG1 aktiviert ist, wird entweder die maximale Eingangsfrequenz auf ca. 100kHz verringert oder der Amplitudenregelbereich wird für hohe Eingangsfrequenzen eingeschränkt.

### 7.6.1 Konfiguration von t<sub>pp</sub> und f<sub>osz</sub>

Die Konfiguration des GC-IP2000 erfolgt nach den Anforderungen des Sensors und der Nachfolgeelektronik.

ABZ-Ausgang benutzt?	
Nein	Ja
CFG1-MFAST = 1 CFG1-MABZ = 0 CFG1-TPP(2:0) beliebig $f_{MAX} = f_{OSZ} / 95$	CFG1-MFAST = 1 CFG1-MABZ = 1 Bedingung: $t_{pp}(\text{Zähler an ABZ}) < t_{pp}(\text{GC-IP2000})$
Oszillatorfrequenz vorgegeben?	
Nein	Ja
CFG1-TPP(2:0) = '001' $f_{OSZ} < 2/t_{pp}(\text{Zähler an ABZ})$ $t_{pp}(\text{GC-IP2000}) = 2/f_{OSZ}$ $f_{MAX} \approx 0.95 \cdot f_{OSZ} / (N \cdot IRATE)$ $f_{MAX} < f_{OSZ} / 95$ ; $N = 2^{CFG1-TPP(2:0)}$	CFG1-TPP(2:0) = '000' $f_{OSZ} < 1/t_{pp}(\text{Zähler an ABZ})$ $t_{pp}(\text{GC-IP2000}) = 1/f_{OSZ}$ $f_{MAX} \approx 0.90 \cdot f_{OSZ} / (N \cdot IRATE)$ $f_{MAX} < f_{OSZ} / 95$ ; $N = 2^{CFG1-TPP(2:0)}$
	$N = 2^{CFG1-TPP(2:0)} > t_{pp}(\text{Zähler an ABZ}) \cdot f_{OSZ}$ $t_{pp}(\text{GC-IP2000}) = N/f_{OSZ}$

**Beispiele:**

a) Der minimale Flankenabstand der an A, B und Z angeschlossenen Elektronik beträgt 250ns. Die Interpolationsrate ist 1000, die maximale Eingangsfrequenz beträgt 1kHz. Die Oszillatorfrequenz ist frei wählbar.

CFG1-MFAST = 1  
CFG1-MABZ = 1  
CFG1-TPP(2:0) = '001'  
 $f_{OSZ} < 2/250 \text{ ns}, 1\text{kHz} > 0.95 \cdot f_{OSZ} / (2 \cdot 1000)$   
→ 2.11MHz < f<sub>OSZ</sub> < 8MHz

b) Der minimale Flankenabstand der an A, B und Z angeschlossenen Elektronik beträgt 150ns. Die Interpolationsrate ist 800. Die Oszillatorfrequenz beträgt 20MHz. Die maximale Eingangsfrequenz wird aus den vorgegebenen Parametern bestimmt.

CFG1-MFAST = 1  
CFG1-MABZ = 1  
 $N = 2^{CFG1-TPP(2:0)} > 150\text{ns} \cdot 20\text{MHz} \rightarrow N > 3$   
→ CFG1-TPP(2:0) = '010', N=4,  $f_{MAX} = 0.95 \cdot 20\text{MHz} / (4 \cdot 800)$ ,  
→ f<sub>MAX</sub> = 5.9kHz



## 7.7 Pins A/B/Z

Die Bedeutung der Signale an den Pins A, B und Z ist änderbar. Standardmäßig werden die üblichen um 90° verschobenen Rechteckfolgen erzeugt (siehe Abschnitt 7.2). Falls der interne Zähler des IC verwendet wird, kann der Modus „Controller/DSP“ aktiviert werden. Damit ist es möglich, äquidistante Messungen durchzuführen, zusätzliche Komponenten mit dem IC zu synchronisieren sowie Messwerte interruptgesteuert an einen Controller-IC zu übertragen. In zwei weiteren Modi werden Testsignale zum Abgleich des Sensors an den Pins A, B und Z bereitgestellt.

Tabelle 16: ABZ-Modi

Modus	Verwendung	Pin Mode	CFG1/ Mode	Pin A	Pin B	Pin Z
Standard	Standard-A/B/Z	VSS	00	Rechteckfolge A	Rechteckfolge B	Nullpunktsignal Z
Controller / DSP	Zähler an Mikrocontroller	VDD	01	Timer- /Trigger- Interrupt nINT	Synchronsignal StartSample	Zähler-Nullpunktsignal ZCNT
Sensorabgleich 1	Sensorabgleich	V0	10	Testsignal IR4C	Testsignal IR4S	Referenzkomparator REFCOMP
Sensorabgleich 2	Sensorabgleich	Offen	11	Testsignal IR8C	Testsignal IR16C	Regelabweichung NDEV

### 7.7.1 Controller / DSP

Falls die Messwerte des GC-IP2000 ausschließlich über die SPI-Schnittstelle übertragen werden, so stehen an den Pins A, B und Z zusätzliche Signale bereit. Das Pin NERR behält seine Bedeutung. Es ist als Open-Drain-Pin ausgeführt, so dass die Fehlersignale mehrerer IC verbunden werden können.

Tabelle 17: Zusätzliche Ausgangssignale

Pin	Signal	Bedeutung
A	nINT	Interrupt; L-aktiv; Ein aktives Signal zeigt an, dass mindestens eines der Triggerhalterregister belegt ist. Ein Lese-Zugriff auf das Register MVAL liefert den „ältesten“ in den Registern gespeicherten Messwert. Der Interrupt kann durch den Timer oder ein Signal am Pin TRG ausgelöst werden. Siehe dazu Abschnitt 7.8.
B	StartSample	Synchronsignal; Dieses Signal liefert den Abtastzeitpunkt der integrierten ADC. Es kann zur Synchronisation weiterer Systeme verwendet werden
Z	ZCNT	Zähler-Nullpunktsignal; Dieses Signal zeigt an, dass der interne Zähler des GC-IP2000 am Referenzpunkt (Indexpunkt) rückgesetzt wird.

### 7.7.2 Sensorabgleich

Zur Kontrolle und zum Abgleich des Sensors sind die Ausgangssignale der Instrumentationsverstärker an den Pins SMON und CMON sichtbar. Die Sensorsignale können an diesen Pins auf Nominalamplitude abgeglichen werden. Zum Feinabgleich werden die Ausgangssignale an A, B und Z benutzt.

Tabelle 18: Sensorabgleich

Nr.	Abgleich	Einstellung Register CFG1 / CFG2	Vorschrift
1	Amplitude Sinus/Cosinus	Verstärkungsfaktor einstellen	Bewegung des Sensors, Messung an den Pins SMON und CMON Abgleich bis beide Amplituden ca. $2.1 V_{pp}$ aufweisen.
2	Referenz	Modus: „Sensorabgleich 1“	Messung des Signals REFCOMP; Abgleich bis Signalbreite etwa einer Periode der Sinussignale entspricht
3	Offset Cosinus	Modus: „Sensorabgleich 1“ Regler deaktivieren (Bit DISCNTRL = 1). Korrekturwerte in der Mitte des Einstellbereiches	Bewegung des Sensors, Messung an CMON und Signal IR4C Abgleich bis Tastverhältnis an IR4C 50% der Periode an CMON beträgt.
4	Offset Sinus	Modus: „Sensorabgleich 1“ Regler deaktivieren (Bit DISCNTRL = 1). Korrekturwerte in der Mitte des Einstellbereiches	Bewegung des Sensors, Messung an SMON und Signal IR4S Abgleich bis Tastverhältnis an IR4S 50% der Periode an SMON beträgt.
5	Phase (grob)	Modus: „Sensorabgleich 2“ Regler aktivieren (Bit DISCNTRL = 0).	Bewegung des Sensors, Messung an CMON und Signal IR16C, Grobabgleich der Phase, bis alle Flanken an IR16C gleichmäßig innerhalb der Sinusperiode verteilt sind
5	Phase (fein)	Modus: „Sensorabgleich 2“ Regler aktivieren (Bit DISCNTRL = 0).	Bewegung des Sensors, Messung an CMON und Signal NDEV, Abgleich der Phase, bis Frequenz an NDEV nicht mit Frequenz des Sinussignals korreliert.
6	Amplitudengleichheit	Modus: „Sensorabgleich 2“ Regler deaktivieren (Bit DISCNTRL = 1). Korrekturwerte in der Mitte des	Bewegung des Sensors, Messung an CMON und Signal IR8C, Abgleich der Signalamplituden bis alle Flanken an IR8C gleichmäßig innerhalb der Sinusperiode verteilt sind

Nr.	Abgleich	Einstellung Register CFG1 / CFG2	Vorschrift
		Einstellbereiches	

## 7.8 Messwerttrigger / Timer

Mit einer Signalfanke am Pin TRG wird der aktuelle Zählwert in eines von zwei Triggerhalterregistern übernommen. Die Triggerflanke (fallend oder steigend) kann mit dem Bit TRGSLP im Register CFG1 eingestellt werden. Des Weiteren ist ein Timer integriert, der in frei programmierbaren Intervallen ebenfalls eine Triggerung auslösen kann. Bei Lesezugriffen auf das Register MVAL wird der jeweils „älteste“ Wert aus den Triggerhalterregistern bereitgestellt. Ist kein Wert gespeichert, erscheint der aktuelle Zählerstand. Nach dem Auslesen eines Triggerhalterregisters wird dieses freigegeben. Im Statusregister STAT ist die Triggerquelle des nächsten zu lesenden Wertes gespeichert (Bits: TRGPIN und TRGTIM). Darüber hinaus wird im Bit TRGOVL angezeigt, ob ein Timer- oder Triggerimpuls verloren ging. Im Bit TRG des Registers MVAL kann man ebenfalls erkennen, ob der gelesene Wert vom Timer oder Trigger bereitgestellt wurde. Das Signal nINT an Pin A zeigt durch L-Pegel an, ob eines der Triggerhalterregister belegt ist. Siehe dazu auch Abschnitt 7.7.1.




Abbildung 16: Blockschaltbild Trigger / Timer

### 7.8.1 Timer

Die Zeitkonstante des Timers wird mit den Bits T(7:0) und VT(1:0) im Register CFG2 festgelegt. Sind sowohl T(7:0) als auch VT(1:0) gleich 0, so ist der Timer deaktiviert. Die Zeitkonstante des Timers berechnet sich wie folgt:

$$t_{\text{Timer}} = (T+1) / f_{VT}$$

T: entspricht T(7:0) im Register CFG2  
 f<sub>VT</sub>: Zählfrequenz lt. Tabelle 19

Tabelle 19: Timer

CFG2-VT(1:0)	Zählfrequenz f <sub>VT</sub>
00	f <sub>osz</sub> /32
01	f <sub>osz</sub> /512
10	f <sub>osz</sub> /8192
11	f <sub>osz</sub> /32768

### 7.8.2 Schnelle äquidistante Messungen über SPI

Tabelle 20: Äquidistante Messungen

Zeitbasis	Timer	Pin TRG	Schnittstelle SPI	Bemerkung
Vom GC-IP2000	Zeitbasis	Für asynchrone Triggerereignisse	Modus ASYNC	Das Auslesen der Messwerte über SPI muss im Timerintervall beendet werden.
Von SPI-Schnittstelle	Inaktiv	Für asynchrone Triggerereignisse	Modus SYNC	Der Takt an der SPI-Schnittstelle muss aus dem Takt an XA abgeleitet werden
Extern	Inaktiv	Zeitbasis	Modus ASYNC	Das Auslesen der Messwerte über SPI muss im Messintervall beendet werden.

In der Abbildung wird beispielhaft eine timergesteuerte äquidistante Messung unter Verwendung des Signals nINT gezeigt.






Abbildung 17: Beispiel Timer / Trigger

# 8 Digitale Schnittstellen

## 8.1 Serielle Schnittstelle SPI

### 8.1.1 Signale

Der GC-IP2000 arbeitet im Slave-Modus, d.h. er kann von selbst keine Kommunikation starten. Es ist möglich, bis zu 16 GC-IP2000 an einem einzigen Schnittstellenbus zu betreiben. Die Schnittstelle ist kompatibel zu den wichtigsten Mikrocontroller-Familien. Sie ist nicht kompatibel zum GC-IP1000 oder GC-IP200.

Tabelle 21: SPI-Signale

Signal	Bedeutung	
SCK	Takt Mit steigender Flanke an SCK werden die Daten an MOSI vom IC übernommen Mit fallender Flanke an SCK werden die Daten an MISO vom IC geändert	IN
SEN	Freigabe Low: Schnittstelle ist freigegeben High: Schnittstelle ist gesperrt, MISO wird hochohmig bzw. nWAIT steigende Flanke: Befehl wird ausgeführt	IN
MOSI	Master-OUT / Slave-IN Dateneingang	IN
MISO/nWAIT	Master-IN / Slave-OUT Datenausgang und Statussignal	OUT (Tristate-fähig)

SPI-Modus: 16 Bit, MSB first, SCLK default = L, Sampling mit steigender Taktflanke. Während des Resetvorganges des IC bzw. in der Wartezeit eines synchronen SPI-Lesebefehls wird die MISO-Leitung auf L-Pegel gehalten (Bedeutung nWAIT).




Abbildung 18: SPI-Übertragung

### 8.1.2 Protokoll

Jeder Datentransfer wird durch das Senden eines SPI-Wortes durch den Host-Prozessor eingeleitet. Ein SPI-Wort besteht aus 4 Bit OP-Code, 4 Bit Hardware-Adresse und bis zu 8 Bit Daten. OP-Codes zum Lesen eines Registers führen im nächstfolgenden SPI-Zugriff zur Datenausgabe am Pin MISO. OP-Codes werden nur akzeptiert, wenn die gesendete Hardwareadresse mit der Hardwareadresse des GC-IP2000 übereinstimmt. Nach einem Reset besitzt der IC die Hardwareadresse '0000'. Mit Hilfe des Kommandos SETHWA (siehe Abschnitt 9, Register CMD) können die Pins HWA<3:0> als neue Hardwareadresse in den IC gelesen werden.

Tabelle 22: SPI-Protokoll

OP-Code	Beschreibung	Bit am Signal MOSI															
		15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
		OPC				HWA				DATA							
WRA	Schreibe Adresse	1	0	0	nB	H3	H2	H1	H0	A7	A6	A5	A4	A3	A2	A1	A0
WRD	Schreibe Daten	1	0	1	nB	H3	H2	H1	H0	D7	D6	D5	D4	D3	D2	D1	D0
RD0/ST	Lese Bytes 0+1 (LSB)	1	1	0	X	H3	H2	H1	H0	A7	A6	A5	A4	A3	A2	0	0
RD1	Lese Bytes 2+3 (MSB)	1	1	1	X	X	X	X	X	X	X	X	X	X	X	X	X
NOP	Ausgabe des Leseregisters	0	X	X	X	X	X	X	X	X	X	X	X	X	X	X	X

nB: Broadcast (L-aktiv)

0: Befehl an alle IC

H(3:0): Hardware-Adresse

1: Befehl an den durch H(3:0) adressierten IC

A(7:0): Register-Adresse

Hardwareadresse, Default: '0000', Wird nicht ausgewertet, wenn nB = 0

Registeradresse innerhalb eines IC

D(7:0) : Datenwort

Schreibdaten (Lesedaten erscheinen am Pin MISO)

### 8.1.3 Registerzugriff

Zum Schreiben eines GC-IP2000-Registers muss als erstes mit dem SPI-Wort  $WRA$  die Registeradresse eingestellt werden. Danach kann das Register mittels  $WRD$  beschrieben werden. Das Schreiben eines Registers geschieht byteweise. Zu lesende Daten werden mit dem SPI-Wort  $RD0/ST$  in ein 32-Bit-Halteregister übernommen. Die Datenausgabe der beiden niederwertigsten Byte am Pin  $MISO$  geschieht während des nächsten SPI-Zugriffs (siehe dazu Abbildung 19). In der Regel werden zum Lesen eines 32-Bit-Registers die Befehle  $RD0/ST$ ,  $RD1$  und  $NOF$  hintereinander ausgeführt. Zum Lesen mehrerer Register in Folge kann die Sequenz:  $RD0 - RD1 - RD0 - RD1$ . verwendet werden. Die Datenübernahme in das Halteregister geschieht synchron zum internen Ablauf des IC. Mit Hilfe des Wertes  $SYNC$  im Register  $CFG2$  kann der Zeitpunkt relativ zum Abtastzeitpunkt der ADC verschoben werden. Dadurch ist es möglich, äquidistante Messungen mit geringer Totzeit durchzuführen. Für das Lesen der Register  $MVAL$ ,  $CNT$  und  $ADC\_x$  kann ein beliebiger Wert für  $SYNC$  eingestellt werden. Mit dem Default-Wert '00000' ergibt sich eine geringe Verzögerung zwischen berechnetem Zählwert und Datenausgabe an der SPI-Schnittstelle. Für das Lesen der Register  $PHI$ ,  $DPHI$ ,  $BQ$  und  $CADC\_x$  muss ein Wert von '00100' verwendet werden.

Das Pin  $MISO$  ist während der Wartezeit Low. ( $nWAIT$ ). Falls das Bit  $ASYN$  im Register  $CFG2$  gesetzt ist werden die Daten sofort nach steigender Flanke am Signal  $SEN$  gespeichert. Der zeitliche Bezug zur Abtastung der Analogsignale geht verloren. Dadurch werden höhere Übertragungsgeschwindigkeiten erreicht.




Abbildung 19: SPI-Beispiele

### 8.1.4 Timing




Abbildung 20: SPI-Timing

Tabelle 23: SPI-Timing

Symbol	Kennwert	Min.	Typ.	Max.	Einheit
$t(SCK-H)$	SPI-Takt, H-Zeit	20			ns
$t(SCK-L)$	SPI-Takt, L-Zeit	20			ns
$t_s(SEN)$	Setup-Zeit SEN fallend vor SCK steigend	20			ns
$t_h(SEN)$	Hold-Zeit SEN steigend nach SCK fallend	20			ns
$t_s(MOSI)$	Setup-Zeit MOSI vor SCK steigend	5			ns
$t_h(MOSI)$	Hold-Zeit MOSI nach SCK steigend	5			ns
$t_d(MISO)$	Verzögerungszeit SCK fallend bis MISO	0	10	15	ns
$t_{ENA}(MISO)$ <sup>1)</sup>	Verzögerungszeit SEN fallend bis MISO aktiv	0	10	15	ns
$t_d(nWAIT)$	Verzögerungszeit SEN steigend bis nWAIT aktiv	0	60	70	ns
$t(nWAIT-L)$	Wartezeit nach SEN steigend	$2/f_{OSZ}$		$4/f_{OSZ} + 20$	ns
	Wartezeit nach SEN steigend (Synchrones Lesen)	$2/f_{OSZ}$		$36/f_{OSZ} + 20$	ns
$t(SEN-Wait)$	Zeit zwischen Wait-Zustand und nächstem Zugriff	0			ns

<sup>1)</sup> für Nicht-Lesebefehle kann das Pin `MISO` im Zustand Tristate (inaktiv) bleiben

## 8.2 EEPROM

Alle Konfigurationsdaten und Reglerwerte können in einem EEPROM abgelegt werden. Ist kein EEPROM angeschlossen, arbeitet der IC mit den an den Konfigurations-Pins eingestellten Werten. Nach einem Reset wird getestet, ob der EEPROM angeschlossen ist und bei Bedarf ausgelesen. Das Schreiben des EEPROM geschieht immer über die SPI-Schnittstelle. Aus diesem Grund ist zur Anpassung von Messsystem und GC-IP2000 einmalig ein Betrieb des IC mit der SPI-Schnittstelle notwendig. Die Adresszuordnung im EEPROM entspricht der Adressierung über SPI (Schreibzugriffe). **Ein gültiger EEPROM muss an Adresse 0x00 die Kennung 0x99 beinhalten.**

Unterstützt werden EEPROM mit Microwire-Interface vom Typ \*93C56\* im 8 Bit Modus. Beispiele dafür sind der AT93C56A von ATMEL, der 93LC56 von Microchip und der M93C56 von ST Microelectronics. Bei Bedarf kann über die SPI-Schnittstelle auf beliebige Speicherzellen des EEPROM zugegriffen werden. Dazu wird folgender Ablauf durchgeführt:

Tabelle 24: EEPROM-Zugriff

EEPROM	Schritt 1	Schritt 2	Schritt 3	Schritt 4	Schritt 5
GC-IP2000-Konfiguration erneut aus dem EEPROM lesen	Prüfen der <b>BSY</b> -Bits im Register <b>EEPSTAT</b> ; gegebenenfalls warten	Bit <b>RCFG</b> im Register <b>CMD</b> setzen	Prüfen der <b>BSY</b> -Bits im Register <b>EEPSTAT</b> ; gegebenenfalls warten		
GC-IP2000-Konfiguration in den EEPROM schreiben	Prüfen der <b>BSY</b> -Bits im Register <b>EEPSTAT</b> ; gegebenenfalls warten	EEP-OPCode <b>EWEN(0x3)</b> in Register <b>EEPOPC</b> schreiben	Bit <b>WCFG</b> im Register <b>CMD</b> setzen	Prüfen der <b>BSY</b> -Bits im Register <b>EEPSTAT</b> ; gegebenenfalls warten	EEP-OPCode <b>EWDS(0x0)</b> in Register <b>EEPOPC</b> schreiben
Speicherzelle lesen	Prüfen der <b>BSY</b> -Bits im Register <b>EEPSTAT</b> ; gegebenenfalls warten	Adresse in Register <b>EEPADR</b> schreiben	EEP-OPCode <b>READ(0x8)</b> in Register <b>EEPOPC</b> schreiben	Prüfen des Bits <b>EEPBSY</b> im Register <b>EEPSTAT</b> ; gegebenenfalls warten	Daten aus Register <b>EEPDAT</b> lesen
EEPROM Schreib- und Löschbefehle aktivieren	Prüfen der <b>BSY</b> -Bits im Register <b>EEPSTAT</b> ; gegebenenfalls warten	EEP-OPCode <b>EWEN(0x3)</b> in Register <b>EEPOPC</b> schreiben			
EEPROM Schreib- und Löschbefehle deaktivieren	Prüfen der <b>BSY</b> -Bits im Register <b>EEPSTAT</b> ; gegebenenfalls warten	EEP-OPCode <b>EWDS(0x0)</b> in Register <b>EEPOPC</b> schreiben			
Speicherzelle schreiben <sup>1)</sup>	Prüfen der <b>BSY</b> -Bits im Register <b>EEPSTAT</b> ; gegebenenfalls warten	Adresse in Register <b>EEPADR</b> schreiben	Daten in Register <b>EEPDAT</b> schreiben	EEP-OPCode <b>WRITE(0x4)</b> in Register <b>EEPOPC</b> schreiben	Warten der Programmierzeit des EEPROMs
Speicherzelle löschen <sup>1)</sup>	Prüfen der <b>BSY</b> -Bits im Register <b>EEPSTAT</b> ; gegebenenfalls warten	Adresse in Register <b>EEPADR</b> schreiben	EEP-OPCode <b>ERASE(0xC)</b> in Register <b>EEPOPC</b> schreiben	Warten der Löszeit des EEPROMs	
Alle Speicherzellen beschreiben <sup>1)2)</sup>	Prüfen der <b>BSY</b> -Bits im Register <b>EEPSTAT</b> ; gegebenenfalls warten	Daten in Register <b>EEPDAT</b> schreiben	EEP-OPCode <b>WRAL(0x1)</b> in Register <b>EEPOPC</b> schreiben	Warten der Programmierzeit des EEPROMs	
Alle Speicherzellen löschen <sup>1)2)</sup>	Prüfen der <b>BSY</b> -Bits im Register <b>EEPSTAT</b> ; gegebenenfalls warten	EEP-OPCode <b>ERAL(0x2)</b> in Register <b>EEPOPC</b> schreiben	Warten der Löszeit des EEPROMs		
EEPROM als IP2000-EEPROM kennzeichnen <sup>1)</sup>	Prüfen der <b>BSY</b> -Bits im Register <b>EEPSTAT</b> ; gegebenenfalls warten	Adresse <b>0x00</b> in Register <b>EEPADR</b> schreiben	Daten <b>0x99</b> in Register <b>EEPDAT</b> schreiben	EEP-OPCode <b>WRITE(0x4)</b> in Register <b>EEPOPC</b> schreiben	Warten der Programmierzeit des EEPROMs

<sup>1)</sup> Schreib- und Löschbefehle müssen mittels EWEN bereits aktiviert worden sein

<sup>2)</sup> Die Betriebsspannung VDD am EEPROM und die Spannung VDDIO müssen 5V betragen

# 9 Registerbeschreibung

Tabelle 25: Register

Adresse	Bedeutung	Byte 3	Byte 2	Byte 1	Byte 0	
0x00	Messwert / Triggerwert	MVAL				
0x04	Zählwert	CNT				
0x08	Status / Command	CMD	ID/REV	STAT / ERROR		
0x0C	Konfiguration 1	CFG1_H		CFG1_L		
0x10	Konfiguration 2	CFG2				
0x14	Regler: Verstärkungskorrekturwert	CNTRLG_S		CNTRLG_C		
0x18	Regler: Offsetkorrekturwert	CNTRLO_S		CNTRLO_C		
0x1C	reserviert				RSV	
0x20	EEPROM	EEPOPC		EEPADR / EEPSTAT	EEPDAT	
0x24	ADC-Werte	ADC_S		ADC_C		
0x28	Korrigierte ADC-Werte	CADC_S		CADC_C		
0x2C	Interpolationsergebnis 1	DPHI		PHI		
0x30	Interpolationsergebnis 2	BQ		PHI		

Die **markierten** Register werden nach Reset aus dem EEPROM gelesen. Die **blau markierten** Register werden vorher mit den Config-Pins eingestellt.

### ID / REV ASIC Kennung

Adresse zum Lesen: 0x08 Adresse zum Schreiben: -

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
-	-	-	-	-	-	-	-	-	ASICID			ASICREV			

Bit	Name	Reset-Wert	Format	Wert	Bedeutung
23-20	ASICID	1001	Binär	1001	Der IC ist ein GC-IP2000
19-16	ASICREV	0011	Binär		Silizium-Revision des IC

### RSV Reserviert für IC-Hersteller

Adresse zum Lesen: 0x1C Adresse zum Schreiben: 0x1C (Bits 7-0)  
0x1D (Bits 15-8)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
-	-	-	-	-	LEDSP	LED1	LED0	-	-	ZZSP	ZZ2	ZZ1	ZZ0	-	-

Dieses Register ist für den IC-Hersteller reserviert. Es **muss** mit 0x0000 initialisiert werden.

### MVAL Messwert / Triggerwert

Adresse zum Lesen: 0x00 Adresse zum Schreiben: -

31:2											1	0
CNT/TVAL											TRG	ERR

Bit	Name	Reset-Wert	Format	Wert	Bedeutung
31-2	CNT/TRG	0x0000	Signed		Messwert; Wert entspricht Zählwert bzw. dem Inhalt eines Triggerhaltereisters. s. Abschnitt 7.8
1	TRG	0	Bit	0 1	Messwert entspricht aktuellem Zählwert Messwert entspricht Inhalt eines Triggerhaltereisters
0	ERR	0	Bit	0 1	Messwert ist gültig Ein Fehler ist aufgetreten. Der aktuelle Messwert und alle nachfolgenden Werte sind zu verwerfen. Nach Beseitigung der Fehlerursache und dem Rücksetzen der Fehlerbits (SPI-Befehl: RESCNT) ist für Absolutwertmessungen ein erneutes Überfahren des Referenzpunktes notwendig! Siehe Abschnitt 7.5.2.



**CNT** **Zählwert**

Adresse zum Lesen: 0x04 Adresse zum Schreiben: -

31:2	1	0
CNT	ZSTAT	ERR

Bit	Name	Reset-Wert	Format	Wert	Bedeutung
31-2	CNT	0x0000	Signed		Zählwert
1	ZSTAT	0	Bit	0	Referenzmarke (Index) des Maßstabes wurde noch nicht überfahren oder Bezug von Zählwert und Referenzmarke ging aufgrund eines Fehlers verloren.
				1	Referenzmarke (Index) des Maßstabes wurde überfahren; GC-IP2000 und Maßstab arbeiten synchron
0	ERR	0	Bit	0	Messwert ist gültig
				1	Ein Fehler ist aufgetreten. Der aktuelle Messwert und alle nachfolgenden Werte sind zu verwerfen. Nach Beseitigung der Fehlerursache und dem Rücksetzen der Fehlerbits (SPI-Befehl: RESCNT) ist für Absolutwertmessungen ein erneutes Überfahren des Referenzpunktes notwendig! Siehe Abschnitt 7.5.2.

**STAT / ERROR** **Status**

Adresse zum Lesen: 0x08 Adresse zum Schreiben: -

15	14:13	12	11	10	9	8	7	6	5	4	3	2	1	0
-	LEDPIN	ZSTAT	TRGOVL	TRGTIM	TRGPIN	ESOFF	ECOFF	ESGAIN	ECGAIN	EABZ	EFAST	ESADC	ECADC	EVLOW

Bit	Name	Reset-Wert	Format	Wert	Bedeutung
14-13	LEDPIN	00	Binär	00	Das Pin LED ist auf L-Pegel
				01	Das Pin LED ist auf H-Pegel
				1x	Das Pin LED ist auf VDD/2-Pegel
12	ZSTAT	0	Bit	0	Referenzmarke (Index) des Maßstabes wurde noch nicht überfahren oder Bezug von Zählwert und Referenzmarke ging aufgrund eines Fehlers verloren.
				1	Referenzmarke (Index) des Maßstabes wurde überfahren; GC-IP2000 und Maßstab arbeiten synchron
11	TRGOVL	0	Bit	0	Kein Überlauf Triggerhalterregister
				1	Überlauf Triggerhalterregister; Trigger oder Timerereignis ging verloren
10	TRGTIM	0	Bit	0	Nächster an Adresse 0x00 gelesene Messwert wurde nicht vom Timer getriggert
				1	Nächster an Adresse 0x00 gelesene Messwert wurde vom Timer getriggert
9	TRGPIN	0	Bit	0	Nächster an Adresse 0x00 gelesene Messwert wurde nicht vom Pin TRG getriggert
				1	Nächster an Adresse 0x00 gelesene Messwert wurde vom Pin TRG getriggert
8	ESOFF	0	Bit	0	Kein Offsetfehler am Sinussignal
				1	Der Offsetregler für das Sinussignal hat seine Grenze erreicht. Ursache ist ein zu großer Signaloffset, ein teilweiser bzw. vollständiger Sensorabriss oder ein ungültiger Wert zur Initialisierung des Reglers.
7	ECOFF	0	Bit	0	Kein Offsetfehler am Cosinussignal
				1	Der Offsetregler für das Cosinussignal hat seine Grenze erreicht. Ursache ist ein zu großer Signaloffset, ein teilweiser bzw. vollständiger Sensorabriss oder ein ungültiger Wert zur Initialisierung des Reglers.
6	ESGAIN	0	Bit	0	Kein Amplitudenfehler am Sinussignal
				1	Der Verstärkungsregler für das Sinussignal hat seine Grenze erreicht. Ursache ist eine zu kleine Signalamplitude oder ein teilweiser bzw. vollständiger Sensorabriss.
5	ECGAIN	0	Bit	0	Kein Amplitudenfehler am Cosinussignal
				1	Der Verstärkungsregler für das Cosinussignal hat seine Grenze erreicht. Ursache ist eine zu kleine Signalamplitude oder ein teilweiser bzw. vollständiger Sensorabriss.
4	EABZ	0	Bit	0	Kein Fehler an A/B/Z
				1	Die Signale A, B und Z sind ungültig. Ursache ist eine zu hohe Eingangsfrequenz. Die überwachte Frequenz ist abhängig vom eingestellten minimalen Flankenabstand $t_{pp}$ . Dieser Fehler tritt auch auf, wenn die Interpolationsrate oder der minimale Flankenabstand geändert wird. Für die Zählerbetriebsart wird die Erkennung dieses Fehlers deaktiviert.
3	EFAST	0	Bit	0	Kein Geschwindigkeitsfehler
				1	Die Eingangsfrequenz ist so hoch, dass die A/B-Signale nicht gebildet werden können bzw. keine Richtungserkennung mehr möglich ist. Die überwachte Frequenz unterscheidet sich bei Betrieb mit internem Zähler bzw. bei Verwendung der Rechteckausgänge A/B/Z.
2	ESADC	0	Bit	0	Kein ADC-Fehler am Sinussignal
				1	Der AD-Wandler für das Sinussignal ist übersteuert. Ursache ist eine zu große Signalamplitude. Für Signale mit sehr großem Offset bei gleichzeitig großer Amplitude kann dieser Fehler ebenfalls auftreten.
1	ECADC	0	Bit	0	Kein ADC-Fehler am Cosinussignal
				1	Der AD-Wandler für das Cosinussignal ist übersteuert. Ursache ist eine zu große Signalamplitude. Für Signale mit sehr großem Offset bei gleichzeitig großer Amplitude kann dieser Fehler ebenfalls auftreten.
0	EVLOW	0	Bit	0	Kein Vektorfehler
				1	Der aus Cosinus- und Sinussignal gebildete Signalvektor ist zu klein. Ursache ist meist ein teilweiser bzw. vollständiger Sensorabriss. Für Signale mit sehr großem Offset bei gleichzeitig kleiner Amplitude kann dieser Fehler ebenfalls auftreten.

<b>CMD</b>	<b>Kommando</b>
------------	-----------------

Adresse zum Lesen: -

Adresse zum Schreiben: 0x0B

7	6	5	4	3	2	1	0
-	-	SETHWA	WCFG	RCFG	CLRZ	RESCTL	RESCNT

Bit	Name	Reset-Wert	Format	Wert	Bedeutung
5	SETHWA			0	Das Kommando SETHWA wird nicht ausgeführt
				1	Die Pins HWA3, HWA2, HWA1 und HWA0 werden als Hardwareadresse in den IC eingelesen. Falls mehrere IC an einer SPI-Schnittstelle betrieben werden sollen, so <b>muß</b> dieser Befehl als erstes an alle angeschlossenen IC gesendet werden. Siehe Abschnitt 8.1.2.
4	WCFG			0	Das Kommando WCFG wird nicht ausgeführt
				1	Der Inhalt der Register CFG1, CFG2, CNTRLG_S, CNTRLG_C, CNTRLO_S, CNTRLO_C und RSV wird in den EEPROM übertragen. Weitere wichtige Hinweise dazu sind in Abschnitt 8.2 zu finden.
3	RCFG			0	Das Kommando RCFG wird nicht ausgeführt
				1	Der Inhalt der Register CFG1, CFG2, CNTRLG_S, CNTRLG_C, CNTRLO_S, CNTRLO_C und RSV wird aus dem EEPROM gelesen.
2	CLRZ			0	Das Kommando CLRZ wird nicht ausgeführt
				1	Das Status-Bit ZSTAT wird rückgesetzt
1	RESCTL			0	Das Kommando RESCTL wird nicht ausgeführt
				1	Der interne Regler für Verstärkung und Offset wird rückgesetzt, d.h. die Korrekturwerte für Offset und Verstärkung werden in die Mitte ihres Wertbereichs gestellt.
0	RESCNT			0	Das Kommando RESCNT wird nicht ausgeführt
				1	Der Zählwert wird auf 0 gestellt, alle Fehlerflags im Statusregister werden rückgesetzt, das Status-Bit ZSTAT wird rückgesetzt.

**CFG1 Konfiguration 1**

Adresse zum Lesen: 0x0C

Adresse zum Schreiben: 0x0C (Bits 7-0)  
 0x0D (Bits 15-8)  
 0x0E (Bits 23-16)  
 0x0F (Bits 31-24)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
-	LPF	LOFF	LGAIN	LABZ	LFAST	LADC	LVLOW	LEDMODE	HLD	MOFF	MGAIN	MABZ	MFAST	MADC	MVLOW
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
GAIN1	GAIN0	TRGSLP	DHE	RSV	TPP2	TPP1	TPP0	MODE1	MODE0	DISZ	Z4	IR3	IR2	IR1	IR0

Bit	Name	Reset-Wert	Format	Wert	Bedeutung
30	LPF	0	Bit	0 1	Rauschfilter deaktiviert Rauschfilter aktiviert; Maximale Eingangsfrequenz wird begrenzt
29	LOFF	0	Bit	0 1	Erkannte Offsetfehler (ESOFF/ ECOFF) werden nicht gespeichert. Erkannte Offsetfehler (ESOFF/ ECOFF) werden gespeichert.
28	LGAIN	0	Bit	0 1	Erkannte Verstärkungsfehler (ESGAIN/ECGAIN) werden nicht gespeichert. Erkannte Verstärkungsfehler (ESGAIN/ECGAIN) werden gespeichert.
27	LABZ	0	Bit	0 1	Erkannte A/B/Z-Fehler (EABZ) werden nicht gespeichert. Erkannte A/B/Z-Fehler (EABZ) werden gespeichert.
26	LFAST	0	Bit	0 1	Erkannte Geschwindigkeitsfehler (EFAST) werden nicht gespeichert. Erkannte Geschwindigkeitsfehler (EFAST) werden gespeichert.
25	LADC	0	Bit	0 1	Erkannte ADC-Fehler (ESADC/ECADC) werden nicht gespeichert. Erkannte ADC-Fehler (ESADC/ECADC) werden gespeichert.
24	LVLOW	0	Bit	0 1	Erkannte Vektorfehler (ELVLOW) werden nicht gespeichert. Erkannte Vektorfehler (ELVLOW) werden gespeichert.
23	LEDMODE	0	Bit	0 1	L-Pegel am Pin LED zeigt an, dass die Signale am Sensor abgeglichen werden müssen. Das Pin LED arbeitet im Control-Mode; Siehe Abschnitt 7.5.3.
22	HLD	1	Bit	0 1	Das Verhalten der Signale A,B und Z ist im Fehlerfall undefiniert Die Signale A,B und Z ändern sich im Fehlerfall nicht, der Pegel bleibt erhalten
21	MOFF	1	Bit	0 1	Die Erkennung von Offsetfehlern (ESOFF/ ECOFF) ist deaktiviert Die Erkennung von Offsetfehlern (ESOFF/ ECOFF) ist aktiviert
20	MGAIN	1	Bit	0 1	Die Erkennung von Verstärkungsfehlern (ESGAIN/ECGAIN) ist deaktiviert Die Erkennung von Verstärkungsfehlern (ESGAIN/ECGAIN) ist aktiviert
19	MABZ	1	Bit	0 1	Die Erkennung von A/B/Z-Fehlern (EABZ) ist deaktiviert; Der IC arbeitet im Zählerbetrieb Die Erkennung von A/B/Z-Fehlern (EABZ) ist aktiviert; Der IC arbeitet im Rechteckbetrieb
18	MFAST	1	Bit	0 1	Die Erkennung von Geschwindigkeitsfehlern (EFAST) ist deaktiviert Die Erkennung von Geschwindigkeitsfehlern (EFAST) ist aktiviert
17	MADC	1	Bit	0 1	Die Erkennung von ADC-Fehlern (ESADC/ECADC) ist deaktiviert Die Erkennung von ADC-Fehlern (ESADC/ECADC) ist aktiviert
16	MVLOW	1	Bit	0 1	Die Erkennung von Vektorfehlern (EVLOW) ist deaktiviert Die Erkennung von Vektorfehlern (EVLOW) ist aktiviert
15-14	GAIN1-0	Pin CFGGAIN	Binär		Konfiguration Signalamplitude lt. Tabelle 8
13	TRGSLP	0	Bit	0 1	Fallende Flanke am Pin TRG löst Messwertübernahme in Triggerhalterregister aus Steigende Flanke am Pin TRG löst Messwertübernahme in Triggerhalterregister aus
12	DHE	Pin CFGFILT	Bit	0 1	Digitale Hysterese ist deaktiviert Digitale Hysterese ist aktiviert
11	RSV	Pin CFGFILT	Bit	0 1	Default-Wert Diese Konfiguration nicht verwenden
10	TPP2	0	Binär		Konfiguration minimaler Flankenabstand $t_{pp}$ lt. Tabelle 9
9-8	TPP1-0	Pin CFGTPP			
7-6	MODE	Pin Mode	Binär		Konfiguration der Ausgänge A, B und Z lt. Tabelle 16
5	DISZ	0	Bit	0 1	Referenzpunktverarbeitung ist aktiviert Referenzpunktverarbeitung ist deaktiviert
4	Z4	Pin Z4/IRBIN	Bit	0 1	Breite des Nullsignals Z beträgt ein Inkrement = ¼ Periode Breite des Nullsignals Z beträgt ein 4 Inkremente = 1 Periode
3	IR3	Pin Z4/IRBIN	Binär		Konfiguration Interpolationsrate lt. Tabelle 4
2	IR2	Pin IR2			
1	IR1	Pin IR1			
0	IR0	Pin IR0			

① Für Zählerbetrieb wird empfohlen, die Speicherung aller Signalfehler zu aktivieren. Dazu werden die Bits MVLOW, MADC, MFAST, MGAIN, MOFF, LVLOW, LADC, LFAST, LGAIN und LOFF auf 1 gesetzt. Das Bit MABZ muss 0 sein. Siehe dazu auch Abschnitte 7.5.2 und 7.6.

① Für Rechteckbetrieb (A/B/Z) wird empfohlen, die Erkennung aller Signalfehler zu aktivieren, die Speicherung jedoch zu deaktivieren. Dazu werden die Bits MVLOW, MADC, MFAST, MGAIN, MOFF und MABZ auf 1 gesetzt. LVLOW, LADC, LFAST, LGAIN, LOFF und LABZ sind 0. Siehe dazu auch Abschnitte 7.5.2 und 7.6.

① Bei Aktivierung des Rauschfilters (Bit LPF) wird die maximale Eingangsfrequenz verringert. Für eine Nominalamplitude von  $75mV_{pp}$ , d.h.  $Gain(1:0) = '11'$  muss Bit LPF auf 1 gesetzt werden!

**CFG2 Konfiguration 2**

Adresse zum Lesen: 0x10

Adresse zum Schreiben: 0x10 (Bits 7-0)  
 0x11 (Bits 15-8)  
 0x12 (Bits 23-16)  
 0x13 (Bits 31-24)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
-	PHBER	PH5	PH4	PH3	PH2	PH1	PH0	-	-	-	OFFSCTL	OFFSCTL	GAINCTL	GAINCTL	DISCTL
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ASYNC	SYNC4	SYNC3	SYNC2	SYNC1	SYNC0	VT1	VT0	T7	T6	T5	T4	T3	T2	T1	T0

Bit	Name	Reset-Wert	Format	Wert	Bedeutung
30	PHBER	0	Bit	0 1	Der Einstellbereich des Phasenkorrekturpotentiometers beträgt ± 5° Die Schrittweite beträgt 0.250° Der Einstellbereich des Phasenkorrekturpotentiometers beträgt ± 10° Die Schrittweite beträgt 0.500°
29-24	PH5-0	000000	Signed	PH -20 +20	Einstellwert des Phasenkorrekturpotentiometers Größte Phasenverschiebung negativ Größte Phasenverschiebung positiv
20-19	OFFSCTL	00	Binär	00 01 10 11	Defaultwert für die Einschwingzeit des Offsetreglers. Diese Konfiguration muss gewählt werden, falls das Sensorsignal eine geringe Eingangsfrequenz aufweist oder von Rauschen überlagert ist oder die Phase zwischen Sinus- und Cosinussignal nicht vollständig mit dem Phasenkorrekturpotentiometer abgeglichen werden kann. 01 Verkürzung der Einschwingzeit des Offsetreglers um einen Faktor von ca. 2 10 Verkürzung der Einschwingzeit des Offsetreglers um einen Faktor von ca. 4 11 Verkürzung der Einschwingzeit des Offsetreglers um einen Faktor von ca. 8
18-17	GAINCTL	00	Binär	00 01 10 11	Defaultwert für die Einschwingzeit des Verstärkungsreglers. Diese Konfiguration muss gewählt werden, falls das Sensorsignal eine geringe Eingangsfrequenz aufweist oder von Rauschen überlagert ist oder die Phase zwischen Sinus- und Cosinussignal nicht vollständig mit dem Phasenkorrekturpotentiometer abgeglichen werden kann. 01 Verkürzung der Einschwingzeit des Verstärkungsreglers um einen Faktor von ca. 2 10 Verkürzung der Einschwingzeit des Verstärkungsreglers um einen Faktor von ca. 4 11 Verkürzung der Einschwingzeit des Verstärkungsreglers um einen Faktor von ca. 8
16	DISCTL	0	Bit	0 1	Der interne Regler für Verstärkung und Offset ist aktiviert Der interne Regler für Verstärkung und Offset ist deaktiviert
15	ASYNC	0	Bit	0 1	Die zu lesenden Daten werden synchron zum internen Ablauf mit dem SPI-Wort RD0/ST in ein 32-Bit-Halterregister übernommen. Mit dem Wert von SYNC kann der Übernahmezeitpunkt relativ zum Abtastzeitpunkt verschoben werden. 1 Zu lesende Daten werden asynchron mit dem SPI-Wort RD0/ST in ein 32-Bit-Halterregister übernommen. Der Wert von SYNC wird nicht ausgewertet.
14-10	SYNC4-0	00000	Unsigned		Verschiebung eines SPI-Lesezugriffs relativ zum Abtastzeitpunkt. Für das Lesen der Register MVAL, CNT und ADC_x kann ein beliebiger Wert eingestellt werden. Mit dem Default-Wert '00000' ergibt sich eine geringe Verzögerung zwischen berechnetem Zählwert und Datenausgabe an der SPI-Schnittstelle. Für das Lesen der Register PHI, DPFI, BQ und CADC_x muss ein Wert von '00100' verwendet werden.
9-8	VT1-0	00	Binär		Konfiguration der Zeitkonstante des Timers. $t_{Timer} = (T + 1) / f_{VT}$ ; $f_{VT}$ lt. Tabelle 19. Falls VT und T beide 0 sind, so ist der Timer deaktiviert. Siehe dazu Abschnitt 7.8.1.
7-0	T7-0	0x00	Unsigned		Konfiguration der Zeitkonstante des Timers. $t_{Timer} = (T + 1) / f_{VT}$ ; $f_{VT}$ lt. Tabelle 19. Falls VT und T beide 0 sind, so ist der Timer deaktiviert. Siehe dazu Abschnitt 7.8.1.

**CNTRLG Regler: Verstärkungskorrekturwert**

Adresse zum Lesen: 0x14 Adresse zum Schreiben: 0x14 (Bits 7-0)  
 0x15 (Bits 15-8)  
 0x16 (Bits 23-16)  
 0x17 (Bits 31-24)

Beim Schreiben der Bits 26-16 müssen als erstes die Bits 23-16 nach Adresse 0x16 geschrieben werden. Danach wird durch Schreiben der Bits 26-24 nach Adresse 0x17 der vollständige Korrekturwert im Register aktualisiert.

Beim Schreiben der Bits 10-0 müssen als erstes die Bits 7-0 nach Adresse 0x14 geschrieben werden. Danach wird durch Schreiben der Bits 10-8 nach Adresse 0x15 der vollständige Korrekturwert im Register aktualisiert.

Es ist zu beachten, dass die Korrekturwerte vom IC bei aktiver Signalreglung automatisch geändert werden.



Bit	Name	Reset-Wert	Format	Wert	Bedeutung
26-16	CNTRLG_S	0x400	Unsigned	CNTRLG	$CADC\_S = [2 \cdot ADC\_S + CNTRLO\_S] \cdot (0.5 + CNTRLG\_S/2048)$ $CADC\_C = [2 \cdot ADC\_C + CNTRLO\_C] \cdot (0.5 + CNTRLG\_C/2048)$ Minimalwert; Die offsetkorrigierten ADC-Werte des Sinussignals werden mit 0.5 multipliziert
10-0	CNTRLG_C	0x400	Unsigned	0x400 0x7FF	Mittenwert; Die offsetkorrigierten ADC-Werte des Sinussignals werden mit 1.0 multipliziert Maximalwert; Die (offsetkorrigierten ADC-Werte es Sinussignals werden mit 1.5 multipliziert

**CNTRLO Regler: Offsetkorrekturwert**

Adresse zum Lesen: 0x18 Adresse zum Schreiben: 0x18 (Bits 7-0)  
 0x19 (Bits 15-8)  
 0x1A (Bits 23-16)  
 0x1B (Bits 31-24)

Beim Schreiben der Bits 28-16 müssen als erstes die Bits 23-16 nach Adresse 0x1A geschrieben werden. Danach wird durch Schreiben der Bits 28-24 nach Adresse 0x1B der vollständige Korrekturwert im Register aktualisiert. Falls der zu schreibende Wert außerhalb des gültigen Bereichs von -2730...+2729 liegt, wird das Korrekturregister nicht aktualisiert und das Bit *ESOFF* im Register *STAT/ERR* gesetzt. Beim Schreiben der Register müssen immer alle 28 Bit in der angegebenen Reihenfolge übertragen werden.

Beim Schreiben der Bits 12-0 müssen als erstes die Bits 7-0 nach Adresse 0x18 geschrieben werden. Danach wird durch Schreiben der Bits 12-8 nach Adresse 0x19 der vollständige Korrekturwert im Register aktualisiert. Falls der zu schreibende Wert außerhalb des gültigen Bereichs von -2730...+2729 liegt, wird das Korrekturregister nicht aktualisiert und das Bit *ECOFF* im Register *STAT/ERR* gesetzt. Beim Schreiben der Register müssen immer alle 28 Bit in der angegebenen Reihenfolge übertragen werden.


Es ist zu beachten, dass die Korrekturwerte vom IC bei aktiver Signalreglung automatisch geändert werden.



Bit	Name	Reset-Wert	Format	Wert	Bedeutung
28-16	CNTRLO_S	0x0000	Signed	CNTRLO	$CADC\_S = [2 \cdot ADC\_S + CNTRLO\_S] \cdot (0.5 + CNTRLO\_S/2048)$ $CADC\_C = [2 \cdot ADC\_C + CNTRLO\_C] \cdot (0.5 + CNTRLO\_C/2048)$ Minimalwert -2730
12-0	CNTRLO_C	0x0000	Signed	0x1556 0x0000 0x0AA9	Mittenwert 0; keine Offsetkorrektur Maximalwert +2729

**ADC** | **ADC-Wert**

Adresse zum Lesen: 0x24 Adresse zum Schreiben: -



Bit	Name	Reset-Wert	Format	Wert	Bedeutung
31-16	ADC_S		Signed	0xF000 0x0000	Minimalwert -4096; Entspricht einer Differenzspannung von ca. -750mV am Eingang des Instrumentationsverstärkers Mittenwert 0; Entspricht einer Differenzspannung von ca. 0mV am Eingang des Instrumentationsverstärkers
15-0	ADC_C		Signed	0x0FFF	Maximalwert +4095; Entspricht einer Differenzspannung von ca. +750mV am Eingang des Instrumentationsverstärkers

**CADC** | **Korrigierter ADC-Wert**

Adresse zum Lesen: 0x28 Adresse zum Schreiben: -



Bit	Name	Reset-Wert	Format	Wert	Bedeutung
31	VZ(CADC_S)		Bit	0 1	Korrigierter ADC-Wert Sinus ≥ 0 Korrigierter ADC-Wert Sinus < 0
29-16	Abs(CADC_S)		Unsigned	0 0x3FFF	Korrigierter ADC-Wert Sinus(Betrag) Minimalwert Maximalwert
15	VZ(CADC_C)		Bit	0 1	Korrigierter ADC-Wert Cosinus ≥ 0 Korrigierter ADC-Wert Cosinus < 0
13-0	Abs(CADC_C)		Unsigned	0 0x3FFF	Korrigierter ADC-Wert Cosinus(Betrag) Minimalwert Maximalwert
31-16	CADC_S		Vorzeichen + Betrag		Korrigierter ADC-Wert Sinus $CADC\_S = [2 \cdot ADC\_S + CNTRLO\_S] \cdot (0.5 + CNTRLG\_S/2048)$
15:0	CADC_C		Vorzeichen + Betrag		Korrigierter ADC-Wert Cosinus $CADC\_C = [2 \cdot ADC\_C + CNTRLO\_C] \cdot (0.5 + CNTRLG\_C/2048)$

**PHI** | **Winkelwert**

Adresse zum Lesen: 0x2C oder 0x30 Adresse zum Schreiben: -



Bit	Name	Reset-Wert	Format	Wert	Bedeutung
15-0	PHI		Unsigned	0x0000 Maximal	Der Phasenwinkel von Sinus- und Cosinussignal ist 0° Der Phasenwinkel von Sinus- und Cosinussignal 360° - ε Der Maximalwert ist abhängig von der eingestellten Interpolationsrate Maximalwert 2047 für Interpolationsraten 2048, 1024, 512, 256 und 128 Maximalwert 1999 für Interpolationsraten 2000, 1000 und 500 Maximalwert 1599 für Interpolationsraten 1600, 800, 400, 200 und 100



**DPHI** | **Winkeldifferenz**

Adresse zum Lesen: 0x2C

Adresse zum Schreiben: -

31:16  
DPHI

Bit	Name	Reset-Wert	Format	Wert	Bedeutung
31-16	DPHI		Signed	DPHI	Der Wert DPHI ist die Differenz des Phasenwinkels von Sinus- und Cosinussignal zwischen zwei Abtastungen. Der Wertebereich ist abhängig von der eingestellten Interpolationsrate $-759 \leq \text{DPHI} < 759$ für die Interpolationsraten <b>2048</b> (IRATE0), 1024, 512, 256 und 128 $-741 \leq \text{DPHI} < 741$ für die Interpolationsraten <b>2000</b> (IRATE0), 1000 und 500 $-593 \leq \text{DPHI} < 593$ für die Interpolationsraten <b>1600</b> (IRATE0), 800, 400, 200 und 100 $\text{DPHI} = 32 \cdot \text{IRATE0} \cdot f_{\text{input}}/f_{\text{OSZ}}$

**BQ** | **Reglerwert**

Adresse zum Lesen: 0x30

Adresse zum Schreiben: -

31:16  
BQ

Bit	Name	Reset-Wert	Format	Wert	Bedeutung
31-16	BQ		Unsigned	BQ	Der Wertes BQ enthält die Abweichung des Verstärkungs- und Offsetreglers vom Sollwert. Sind Offset und Verstärkung vollständig abgeglichen, enthält dieses Register einen Wert von 321.

**EEPDAT** | **EEPROM-Daten**

Adresse zum Lesen: 0x20

Adresse zum Schreiben: 0x20

7:0  
EEPDAT

Bit	Name	Reset-Wert	Format	Wert	Bedeutung
7-0	EEPDAT	0x00	Binär		EEPROM-Daten; Zum Programmieren des EEPROM müssen die Daten vor dem Aktivieren des OP-Codes in dieses Register geschrieben werden. Wurde der EEPROM gelesen, enthält dieses Register die EEPROM-Daten. Das Register darf nicht beschrieben werden, wenn eines der BSY-Bits im Register EEPSTAT aktiv ist.

**EEPADR** | **EEPROM-Adresse**

Adresse zum Lesen: --

Adresse zum Schreiben: 0x21

7:0  
EEPADR

Bit	Name	Reset-Wert	Format	Wert	Bedeutung
7-0	EEPADR	0x00	Binär		EEPROM-Adresse; Zum Programmieren oder Lesen des EEPROM muss die Adresse vor dem Aktivieren des OPCodes in dieses Register geschrieben werden. Das Register darf nicht beschrieben werden, wenn eines der BSY-Bits im Register EEPSTAT aktiv ist.

**EEPOPC** | **EEPROM-OPCode**

Adresse zum Lesen: -

Adresse zum Schreiben: 0x22

EEP-OPCode das Schreiben dieses Register löst einen EEPROM-Zugriff aus. Das Register darf nicht beschrieben werden, wenn eines der BSY-Bits im Register EEPSTAT aktiv ist.

7 6 5 4 3:0  
- - - - EEPOPC

Bit	Name	Reset-Wert	Format	Wert	Bedeutung
3-0	EEPOPC	0000	Binär	0x8 (READ) 0x4 (WRITE) 0xC (ERASE) 0x3 (EWEN) 0x0 (EWDS) 0x2 (ERAL) 0x1 (WRAL)	Speicherzelle lesen Speicherzelle schreiben Speicherzelle löschen Schreib- und Löschbefehle erlauben Schreib- und Löschbefehle verbieten Alle Speicherzellen löschen; VDD am EEPROM und VDDIO müssen 5V betragen Alle Speicherzellen schreiben; VDD am EEPROM und VDDIO müssen 5V betragen

**EEPSTAT** | **EEPROM-Status**

Adresse zum Lesen: 0x20

Adresse zum Schreiben: -

15	14	13	12	11	10	9	8
-	-	-	-	EEPBSY	WCFGBSY	RCFGBSY	EEPEXIST

Bit	Name	Reset-Wert	Format	Wert	Bedeutung
11	EEPBSY	0	Bit	0	Kein EEPROM-Zugriff aktiv
				1	EEPROM-Zugriff aktiv; Es darf kein weiterer Befehl an den EEPROM gesendet werden. Achtung! Schreib- und Löschzugriffe auf den EEPROM benötigen eine zusätzliche Wartezeit. Diese ist dem Datenblatt des EEPROM zu entnehmen ist. Das Statusbit <code>EEPBSY</code> zeigt lediglich die Übertragung eines Befehls an den EEPROM an.
10	WCFGBSY	0	Bit	0	Das Kommando <code>WCFG</code> wird nicht ausgeführt
				1	Das Kommando <code>WCFG</code> wird ausgeführt; Es darf kein weiterer Befehl an den EEPROM gesendet werden.
9	RCFGBSY	0	Bit	0	Das Kommando <code>RCFG</code> wird nicht ausgeführt
				1	Das Kommando <code>RCFG</code> wird ausgeführt; Es darf kein weiterer Befehl an den EEPROM gesendet werden.
8	EEPEXIST	0	Bit	0	Es wurde kein EEPROM mit der Kennung 0x99 gefunden
				1	Es wurde ein EEPROM mit der Kennung 0x99 gefunden



## 10 Kennwerte

Tabelle 26: Absolute Grenzwerte

Symbol	Kennwert	Min.	Typ.	Max.	Einheit
VDDA	Versorgungsspannung analog			7.0 <sup>1)</sup>	V
VDD	Versorgungsspannung digital / Oszillator			7.0 <sup>1)</sup>	V
VDDIO	Versorgungsspannung digital-I/O			7.0 <sup>1)</sup>	V
TJ	Betriebstemperatur	-40		125	°C
TS	Lagertemperatur	-55		150	°C
V(AIN)	Spannung an den Analogeingängen [NRES, XA, XB, SINP, SINN, COSP, COSN, REFP, REFN]	-0.3		VDDA+0.3	V
V(DIN)	Spannung an den Digitaleingängen [MOSI, SEN, SCK, EDO, TRG, IR(2:0), TM]	-0.3		VDDIO+0.3	V
V(CFG)	Spannung an den Konfigurationseingängen [Z4, CFGTPP, CFGFILT, CFGGAIN, MODE]	-0.3		VDDA+0.3	V
ESD	ESD-Festigkeit (HBM)			2	kV

<sup>1)</sup> t < 250ms, T < 60°C

Tabelle 27: Betriebsbedingungen

Symbol	Kennwert	Min.	Typ.	Max.	Einheit
VDDA	Versorgungsspannung analog	4.75 (4.5) <sup>1)</sup>	5.0	5.5	V
VDD	Versorgungsspannung digital / Oszillator	4.5	5.0	5.5	V
VDDIO	Versorgungsspannung digital-I/O	3.0 / 4.5	3.3 / 5.0	3.6 / 5.5	V
I(VDDA)	Stromaufnahme analog		50	65	mA
I(VDD)	Stromaufnahme digital		30	35	mA
T	Betriebstemperatur	-40		125	°C

<sup>1)</sup> zwischen 4.5V und 4.75V sind Regelbereiche und Interpolationsgenauigkeit eingeschränkt.

Tabelle 28: Kennwerte Oszillator

Symbol	Kennwert	Min.	Typ.	Max.	Einheit
FOSZ	Interner Takt (CLKI): Frequenz	1		25	MHz
VOSZ	Externer Oszillator: Pegel [XA]	LVCMOS	CMOS	VDD	V
FOSZ(QA)	Interner Quarz-Oszillator: Frequenz	1		15	MHz
Z(XA)	Pin XA: Impedanz (R to VDD, C to VSS)	3.1k   4pF	4.5k   4pF	7.5k   4pF	
VILXA (max)	Pin XA: Eingangsspannung L (max)	1.9	2.2		V
VIHXA (min)	Pin XA: Eingangsspannung H (min)		2.5	2.9	V
TH/TL	Tastverhältnis	40	50	60	%

Tabelle 29: Kennwerte analog

Symbol	Kennwert	Min.	Typ.	Max.	Einheit
Z(AIN)	Eingangsimpedanz		1GΩ  8pF		
Gain	Verstärkung (lt. Tabelle 8) @1kHz	97	100	103	%
fg	Grenzfrequenz (Dämpfung 1dB) @ CFG1/LPF = 0		700		kHz
fg(LPF)	Grenzfrequenz (Dämpfung 1dB) @ CFG1/LPF = 1		100		kHz
CMIR	Gleichtakteingangsspannung	0.5	VDDA/2	3.7	V
CMRR	Gleichtaktunterdrückung (@ f < 1kHz, CFG1/GAIN = 11 )	50			dB
V(v0)	Spannung am Pin v0 / DC-Spannung an SMON/CMON	2.19	2.25	2.31	V
VMON	AC-Spannung an SMON/CMON @ Nominalamplitude		2.1		V <sub>PP</sub>
VTH(REFL)	Untere Schaltschwelle Referenzpunktkomparator		-1.8		%VINNOM <sup>1)</sup>
VTH(REFH)	Obere Schaltschwelle Referenzpunktkomparator		+4.3		%VINNOM <sup>1)</sup>
I(v0)	Ausgangsstrom am Pin v0			0.8	mA
CL(v0)	Kapazitive Last am Pin v0			300	pF
I(OUTX)	Ausgangsstrom am Pin SMON/CMON			0.05	mA
CL(OUTX)	Kapazitive Last am Pin SMON/CMON			50	pF
φK1	Phasenkorrektur Bereich 1	4.5	5	5.5	°
φK2	Phasenkorrektur Bereich 2	9	10	11	°

<sup>1)</sup>Nominalwert der Differenzspannung von SINP-SINN bzw. COSP-COSN

Tabelle 30: Kennwerte digital

Symbol	Kennwert	Min.	Typ.	Max.	Einheit
VOH	Ausgangsspannung H [ECK, EDI, ECS, MISO, A, B, Z, LED]	80			%VDDIO
VOL	Ausgangsspannung L [ECK, EDI, ECS, MISO, A, B, Z, NERR, LED]			0.4	V
VO3	Ausgangsspannung Zustand 3 [LED]		VDDA/2		V
VIH	Eingangsspannung H [MOSI, SEN, SCK, EDO, TRG, IR(2:0), TM]	2.0		VDDIO	V
VIL	Eingangsspannung L [MOSI, SEN, SCK, EDO, TRG, IR(2:0), TM]			0.8	V
I(DIG)	Ausgangsstrom digital @VDDIO=5V (3.3V) [ECS, ECK, EDI, A, B, Z, NERR]			4 (2)	mA
I(MISO)	Ausgangsstrom digital @VDDIO=5V (3.3V) [MISO]			8 (4)	mA
I(DIGLED)	Ausgangsstrom digital [LED]			1	mA
VTH(L-O)	Schwellspannung L / offen [Z4, CFGTPP, CFGFILT, CFGGAIN, MODE]	7	10	13	%VDDA
VTH(O-V0)	Schwellspannung offen / V0 [Z4, CFGTPP, CFGFILT, CFGGAIN, MODE]	33	36	39	%VDDA
VTH(V0-H)	Schwellspannung V0 / H [Z4, CFGTPP, CFGFILT, CFGGAIN, MODE]	81	84	87	%VDDA
V(CFGO)	Klemmspannung wenn offen [Z4, CFGTPP, CFGFILT, CFGGAIN, MODE]	1.10	1.15	1.20	V

Tabelle 31: Kennwerte Interpolation

Symbol	Kennwert	Min.	Typ.	Max.	Einheit
f <sub>ip</sub>	Eingangsfrequenz	0		260	kHz
IRATE	Interpolationsrate	100		2000	Inkrement
	Amplitudenregelung	60		120	%VINNOM
	Offsetregelung	-15		15	%VINNOM
EABS	Absoluter Winkelfehler <sup>1)</sup>		±0.7	±1	Inkrement
EDIFF	Differentieller Winkelfehler <sup>1)</sup>		±0.4		Inkrement
t <sub>pp</sub>	Mindestflankenabstand A/B/Z	1/f <sub>OSZ</sub>		128/f <sub>OSZ</sub>	ns
t(TRG)	Impulsbreite Triggersignal	3/f <sub>OSZ</sub>			ns
t <sub>d</sub> (CNT)	Verzögerungszeit Analogeingang zu Zähler	125/f <sub>OSZ</sub> + 50		157/f <sub>OSZ</sub> + 200	ns
t <sub>d</sub> (ABZ)	Verzögerungszeit Analogeingang zu A/B/Z	155/f <sub>OSZ</sub> + 50		187/f <sub>OSZ</sub> + 200	ns

<sup>1)</sup> Taktversorgung mittels ext. Oszillator, Eingangsspannungsbereich 1V<sub>pp</sub>

# 11 Applikationshinweise

## 11.1 Beschaltung

### 11.1.1 Allgemeine Hinweise

- Alle IC-Eingänge müssen definiert beschaltet werden.
- Alle Block-Kondensatoren (siehe unten stehende Tabelle) sind Pad-nah vorzusehen.
- Es sind getrennte Masseflächen für VSSA bzw. für VSS und VSSIO vorzusehen
- Die Masseflächen für VSSA und VSS werden an einem Punkt der Leiterplatte verbunden
- Die Spannung an den digitalen Eingängen darf die Spannung an VDDIO nicht überschreiten.
- Falls ein Konfigurationseingang mit 4-wertiger Logik offen bleibt, so muss die Leitungslänge an diesem Pin  $\leq 10\text{cm}$  sein, sonst ist ein zusätzlicher Kondensator von 1nF direkt am IC-Pin vorzusehen.
- An den Pins NRES, NERR und MISO wird je ein Pull-Up Widerstand benötigt.
- Bei Verwendung der SPI mit hohen Datenraten sind Serienwiderstände von je 22...33 $\Omega$  an MOSI, MISO, SCK und SEN vorteilhaft.
- Die digitalen Ausgänge A, B und Z sind für einen Ausgangsstrom von 4mA (bei VDDIO=5V) ausgelegt. Zur Realisierung einer differentiellen RS422-Schnittstelle ist ein externer Treiber IC erforderlich.

### 11.1.2 Überblick

Tabelle 32: IC-Beschaltung

Pins	Domäne Spannung	I/O	Beschaltung	Beschaltung wenn unbenutzt
2 x VSS		Power	Masse digital	
Exposed Pad		Package	DVSS	DVSS
2 x VSSA		Power	Masse analog	
VSSIO		Power	Masse digital-IO	
VDD	VDD	Power	+5V digital Blockkondensator 100nF gegen VSS	
VDDA	VDDA	Power	+5V analog Blockkondensator 100nF gegen VSSA	
VDDIO	VDDIO	Power	+5V digital oder +3.3V digital Blockkondensator 100nF gegen VSSIO	
VPROG	VPROG	Power	Mit VDD verbinden Blockkondensator 100nF gegen VSS	
XA/CLK, XB	VDD	Clock	a) Quarz zwischen XA und XB b) Oszillator-IC an XA, XB an VSS	XB an VSS
RS25, RC25	VDDA	Power	Blockkondensatoren 10nF gegen VSSA	
RSL, RSH	VDDA	Power	Kondensator 10nF zwischen RSL und RSH Je ein Blockkondensator 1 $\mu$ F gegen VSSA	
RCL, RCH	VDDA	Power	Kondensator 10nF zwischen RCL und RCH Je ein Blockkondensator 1 $\mu$ F gegen VSSA	
V0	VDDA	Power	Blockkondensator 100nF gegen VSSA	
SMON, CMON	VDDA	OUT	Messpunkte (Nominalamplitude 2.1V <sub>pp</sub> )	offen
SINP, COSP	VDDA	IN	Encodersignale	VDDA
REFP	VDDA	IN	Encodersignale	VDDA
SINN, COSN, REFN	VDDA	IN	Encodersignale	V0
LED	VDDA	OUT	LED-Steuerung	offen
CFGTPP, CFGGAIN, Z4/IRBIN/HWA3, MODE	VDDA	IN	Konfiguration	VSSA

Pins	Domäne Spannung	I/O	Beschaltung	Beschaltung wenn unbenutzt
CFGFILT	VDDA	IN	Konfiguration	offen
NRES	VDDIO	IN/OUT	Pull-Up 10kΩ an VDDIO Reset-Signal	Pull-Up 10kΩ an VDDIO
MOSI, SCK	VDDIO	IN	SPI, ggf. über Serienwiderstand 22...33Ω	VSS
SEN	VDDIO	IN	SPI, ggf. über Serienwiderstand 22...33Ω	Pull-Up 10kΩ an VDDIO
MISO	VDDIO	OUT	SPI, ggf. über Serienwiderstand 22...33Ω Pull-Up 1kΩ an VDDIO	
ECS, ECK, EDI	VDDIO	OUT	EEPROM	offen
EDO	VDDIO	IN	EEPROM	Pull-Up 10kΩ an VDDIO
TRG	VDDIO	IN	Trigger	Pull-Up 10kΩ an VDDIO
IR2/HWA2, IR1/HWA1, IR0/HWA0	VDDIO	IN	Konfiguration	VSSIO
A, B, Z	VDDIO	OUT	Ausgang, ggf. mit RS422-Treiber verbinden	offen
NERR	VDDIO	OUT	Ausgang, ggf. mit RS422-Treiber verbinden Pull-Up 10kΩ an VDDIO	Pull-Up 10kΩ an VDDIO
TM	VDDIO	IN	VSS	VSS
N.C.		N.C.	Darf nicht beschaltet werden	Darf nicht beschaltet werden

In folgender Abbildung ist eine Minimalapplikation, d.h. ohne Verwendung der seriellen Schnittstelle SPI, als Prinzipschaltbild dargestellt. Weitere Applikationsschaltungen sind im Anhang zu finden.




Abbildung 21: Applikation (Prinzip)

### 11.1.3 Spannungsversorgung / Referenzspannungen

Da der IC GP-IP2000 zwei schnelle AD-Wandler enthält, sind die gleichen Designrichtlinien wie beim Einsatz von AD-Wandlern anzuwenden. Alle Block-Kondensatoren sind nah am IC zu platzieren. Zu beachten ist, dass für Standardsensoren auch die Qualität der Sensorstromversorgung Einfluss auf die Messgenauigkeit hat. Ggf. sind zusätzliche LC-Kombinationen zur Sensorstromversorgung des Sensors sowie für VDDA vorzusehen.

### 11.1.4 Digitalschnittstelle 3.3V

Der IC GP-IP2000 ist zur Verwendung in 3.3V Mikrocontrollersystemen konzipiert. Folgende Abbildung zeigt ein Schaltungsbeispiel.




Abbildung 22: SPI - Applikation (Prinzip)

### 11.1.5 Eingangsschaltung

Das Design der analogen Eingangsschaltung richtet sich nach der Art des angeschlossenen Sensors. Standardsensoren mit Differenzsignalausgängen werden direkt an den Pins *SINP*, *SINN*, *COSP* und *COSN* angeschlossen. Werden die Sensorsignale über größere Leitungslängen zugeführt, kann ein zusätzlicher Abschlusswiderstand zwischen *SINP* und *SINN* bzw. zwischen *COSP* und *COSN* günstig sein. Dazu gelten die Applikationshinweise des jeweiligen Sensorherstellers. Single-ended Sensoren werden üblicherweise an den Eingängen *SINP* und *COSP* angeschlossen. Dazu müssen die DC-Bezugspegel des GC-IP2000 und des Sensors übereinstimmen. Zu diesem Zweck ist es möglich, das Signal *V0* zu verwenden. Die Strombelastbarkeit an diesem Pin beträgt 800µA. Es ist auf kurze und kapazitätsarme Leitungsführung zu achten. Eventuell kann man einen Buffer-OPV vorsehen.

*Sensor mit differentiellen Ausgangssignalen*




Abbildung 23: Sensor mit differentiellen Ausgangssignalen

*Sensor mit Single-ended Ausgangssignalen (I)*




Abbildung 24: Sensor mit Single-ended Ausgangssignalen (I)

- Die Amplitude des Sensors und die Verstärkung des GC-IP2000 werden mit den Konfigurationsbit *GAIN* (1:0) aufeinander abgestimmt.
- Der Bezugspegel *V0* wird intern bereitgestellt.

- Die Amplitude des Sensors und die Verstärkung des GC-IP2000 werden mit den Konfigurationsbit *GAIN* (1:0) aufeinander abgestimmt.
- Der Bezugspegel wird vom Sensor bereitgestellt.

*Sensor mit Single-ended Ausgangssignalen(II)*




Abbildung 25: Sensor mit Single-ended Ausgangssignalen(II)

*Sensoren mit einer Nominalamplitude von 2V<sub>pp</sub>*




Abbildung 26: Sensoren mit einer Nominalamplitude von 2V<sub>pp</sub>

- Die Amplitude des Sensors und die Verstärkung des GC-IP2000 werden mit den Konfigurationsbit *GAIN* (1:0) aufeinander abgestimmt.
- Der Bezugspegel wird vom GC-IP2000 bereitgestellt
- Der maximaler Ausgangsstrom am Pin *V0* beträgt 800µA

- Die Nominalamplitude des GC-IP2000 wird mit den Konfigurationsbit *GAIN* (1:0) auf 1V<sub>pp</sub> eingestellt.
- Externe Widerstände zwischen den Eingangssignalen und dem Pin *V0* dienen als Spannungsteiler für die Sensorsignale. Die Amplitude der Sensorsignale wird halbiert



Sensor mit Stromsignalen bzw. Sensor mit Photodiodenarray




Abbildung 27: Sensor mit Stromsignalen bzw. Photodiodenarray

Sensor mit antiparallelen Photodioden  
Abgleichmöglichkeit für Amplitudengleichheit




Abbildung 28: Sensor mit antiparallelen Photodioden

- Die Nominalamplitude des GC-IP2000 wird mit den Konfigurationsbit  $GAIN(1:0)$  auf  $500mV_{pp}$ ,  $250mV_{pp}$  oder  $75mV_{pp}$  eingestellt.
- Es sind externe Widerstände zwischen den Eingangssignalen und dem Pin  $V_0$  erforderlich.
- Der dargestellte Widerstandswert  $R=24k\Omega$  gilt für eine Nominalamplitude von  $11\mu A_{pp}$  und eine am IC eingestellte Amplitude von  $500mV_{pp}$ .
- Der Widerstandswert ist auf den vorhandenen Sensor abzustimmen:  $R = V_{nom} / (2 \cdot I_{nom})$
- Die Nominalamplitude des GC-IP2000 wird mit den Konfigurationsbit  $GAIN(1:0)$  auf  $500mV_{pp}$ ,  $250mV_{pp}$  oder  $75mV_{pp}$  eingestellt.
- Durch Veränderung der Amplitude des Cosinussignals wird Amplitudengleichheit eingestellt. Zur Messung werden die Pins  $SMON$  und  $CMON$  verwendet.
- Der dargestellte Widerstandswert  $R=24k\Omega$  gilt für eine Nominalamplitude von  $11\mu A_{pp}$  und eine am IC eingestellte Amplitude von  $500mV_{pp}$ .
- Der Widerstandswert ist auf den vorhandenen Sensor abzustimmen:  
 $R = V_{nom} / (2 \cdot I_{nom})$  und  $P_{Ampl} \approx 1.5 \cdot R$

Photodiodenarray mit gemeinsamer Katode bzw. gemeinsamer Anode  
Abgleichmöglichkeiten für Amplitudengleichheit und Offset




Abbildung 29: Photodiodenarray mit gemeinsamer Katode bzw. Anode

- Die Nominalamplitude des GC-IP2000 wird mit den Konfigurationsbit  $GAIN(1:0)$  auf  $500mV_{pp}$ ,  $250mV_{pp}$  oder  $75mV_{pp}$  eingestellt.
- Durch Veränderung der Amplitude des Cosinussignals wird Amplitudengleichheit eingestellt. Im Anschluss daran kann der Offset für beide Signale abgeglichen werden. Zur Messung werden die Pins  $SMON$  und  $CMON$  verwendet.
- Die dargestellten Widerstandswerte gelten für  $0.5\mu A_{pp}$ -Sensoren und eine Nominalamplitude von  $250mV_{pp}$ .
- Es gilt:  $R = V_{nom} / (2 \cdot I_{nom})$ . Dieser Widerstand wird teilweise als Potentiometer zum Offsetabgleich ausgeführt:  
 $P_{Offs} \approx R$ ;  $R_{FIX} = R \cdot \frac{1}{2} P_{Offs}$ ;  $P_{Ampl} \approx 1.5 \cdot R_{FIX}$

Für weiterführende Informationen fordern Sie bitte Schaltplan und Layout des Demoboards „GP-2000“ per E-Mail an support@amac-chemnitz.de an.



## 11.2 Empfohlene Registerkonfiguration

Grundsätzlich wird der Schaltkreis GC-IP2000 anwendungsspezifisch konfiguriert. Folgende Tabellen sind als Hinweise zur Konfiguration von Beispielsystemen zu verstehen. Falls die Konfiguration aus dem EEPROM geladen werden soll, so muss dieser an Adresse 0x00 die Kennung 0x99 enthalten.

### 11.2.1 Standardsystem 1Vpp, Rechteckausgang

Ressource	Verwendung
Analogeingang	Nominalamplitude 1V <sub>pp</sub>
ABZ	Aktiv, ABZ-Ausgang
Sensorüberwachung	Aktiv, keine Speicherung
SPI	Inaktiv
Timer / Trigger	Inaktiv
Regler	Aktiv, Standard
Filter	Wenn möglich aktiv

Tabelle 33: empfohlene Registerkonfiguration - Standardsystem 1Vpp, ABZ

Register	Registerwert	Bits	Bits	Bemerkung
CFG1	0x403F_1000	IR(3:0)	0000	Notwendig: MABZ = 1 GAIN = 00 Mode = 00 RSV = 0 Empfohlen: MVLOW, MADC, MFAST, MGAIN, MOFF = 1 LVLOW, LADC, LFAST, LABZ, LGAIN, LOFF = 0 LPF = 1 für Eingangsfrequenzen < 100kHz DHE = 1 Anwendungsspezifisch: LEDMODE, HLD, DISZ, Z4, IR, TPP Nicht benötigt: TRGSLP
		Z4	0	
		DISZ	0	
		MODE(1:0)	00	
		TPP(2:0)	000	
		RSV	0	
		DHE	1	
		TRGSLP	0	
		GAIN(1:0)	00	
		Mxxx / Bit(21:16)	111111	
		HLD	0	
		LEDMODE	0	
		Lxxx / Bit(29:24)	000000	
LPF	1			
CFG2	0x0000_1000	T(7:0)	00000000	Notwendig: Empfohlen: DISCTL = 0, GAINCTL = 00, OFFSCTL = 00 PHBER = 0 Anwendungsspezifisch: PH Nicht benötigt: T, VT, SYNC, ASYNC
		VT(1:0)	00	
		SYNC(4:0)	00100	
		ASYNC	0	
		DISCTL	0	
		GAINCTL	00	
		OFFSCTL	00	
		PH(5:0)	000000	
PHBER	0			
CTRLG	0x0400_0400	CNTRLG_S	0x0400	Empfohlen: Defaultwert 0x400
		CNTRLG_C	0x0400	
CTRLO	0x0000_0000	CNTRLO_S	0x0000	Empfohlen: Defaultwert 0x000
		CNTRLO_C	0x0000	
RSV	0x0000			Notwendig: alle Bits 0

#### EEPROM

ADR	0x1D	0x1C	0x1B	0x1A	0x19	0x18	0x17	0x16	0x15	0x14	0x13	0x12	0x11	0x10	0x0F	0x0E	0x0D	0x0C	...	0x00
DAT	0x00	0x00	0x00	0x00	0x00	0x00	0x04	0x00	0x04	0x00	0x00	0x00	0x10	0x00	0x40	0x3F	0x10	0x00	-	0x99

#### Konfigurationspin (falls EEPROM nicht verwendet)

Pin	Konfigurationseinstellung
Mode	VSS
CFGFILT	offen
CFGGAIN	VSS
CFGTPP	anwendungsspezifisch
IR(2:0), IRBIN	anwendungsspezifisch

### 11.2.2 Standardsystem 1Vpp, Controllerausgang

Ressource	Vewendung
Analogeingang	Nominalamplitude 1V <sub>pp</sub>
ABZ	DSP-Ausgang
Sensorüberwachung	Aktiv, Speicherung aktiv
SPI	Aktiv
Timer / Trigger	Applikationsspezifisch
Regler	Aktiv, Standard
Filter	Wenn möglich aktiv

Tabelle 34: empfohlene Registerkonfiguration - Standardsystem 1Vpp, µC

Register	Registerwert	Bits	Bits	Bemerkung
CFG1	0x7737_1040	IR(3:0)	0000	Notwendig: MABZ = 0 GAIN = 00 Mode = 01 RSV = 0 Empfohlen: MVLOW, MADC, MFAST, MGAIN, MOFF = 1 LVLOW, LADC, LFAST, LGAIN, LOFF = 1 LABZ = 0 LPF = 1 für Eingangsfrequenzen < 100kHz Anwendungsspezifisch: LEDMODE, DISZ, IR, TRGSLP Nicht benötigt: DHE, Z4, TPP, HLD
		Z4	0	
		DISZ	0	
		MODE(1:0)	01	
		TPP(2:0)	000	
		RSV	0	
		DHE	1	
		TRGSLP	0	
		GAIN(1:0)	00	
		Mxxx / Bit(21:16)	110111	
		HLD	0	
		LEDMODE	0	
Lxxx / Bit(29:24)	110111			
LPF	1			
CFG2	0x0000_1000	T(7:0)	00000000	Notwendig: Empfohlen: DISCTL = 0, GAINCTL = 00, OFFSCTL = 00 PHBER = 0 SYNC = 00100 ASYNC = 0 Anwendungsspezifisch: PH, T, VT Nicht benötigt:
		VT(1:0)	00	
		SYNC(4:0)	00100	
		ASYNC	0	
		DISCTL	0	
		GAINCTL	00	
		OFFSCTL	00	
		PH(5:0)	000000	
PHBER	0			
CTRLG	0x0400_0400	CNTRLG_S	0x0400	Empfohlen: Defaultwert 0x400
		CNTRLG_C	0x0400	
CTRLO	0x0000_0000	CNTRLO_S	0x0000	Empfohlen: Defaultwert 0x000
		CNTRLO_C	0x0000	
RSV	0x0000			Notwendig: alle Bits 0

**EEPROM**

ADR	0x1D	0x1C	0x1B	0x1A	0x19	0x18	0x17	0x16	0x15	0x14	0x13	0x12	0x11	0x10	0x0F	0x0E	0x0D	0x0C	...	0x00
DAT	0x00	0x00	0x00	0x00	0x00	0x00	0x04	0x00	0x04	0x00	0x00	0x00	0x10	0x00	0x77	0x37	0x10	0x40	-	0x99

**Konfigurationspin (falls EEPROM nicht verwendet)**

Pin	Konfigurationseinstellung
Mode	VDD
CFGFILT	offen
CFGGAIN	VSS
CFGTPP	beliebig
IR(2:0), IRBIN	anwendungsspezifisch

### 11.2.3 Standardsystem 1Vpp, Rechteckausgang und Mikrocontrollerausgang

Ressource	Verwendung
Analogeingang	Nominalamplitude 1V <sub>pp</sub>
ABZ	Aktiv, ABZ-Ausgang
Sensorüberwachung	Aktiv, Speicherung aktiv
SPI	Aktiv
Timer / Trigger	Applikationsspezifisch
Regler	Aktiv, Standard
Filter	Wenn möglich aktiv

Tabelle 35: empfohlene Registerkonfiguration - Standardsystem 1Vpp, ABZ und µC

Register	Registerwert	Bits	Bits	Bemerkung
CFG1	0x7F3F_1000	IR(3:0)	0000	Notwendig: MABZ = 1 GAIN = 00 Mode = 00 RSV = 0 Empfohlen: MVLOW, MADC, MFAST, MGAIN, MOFF = 1 LVLOW, LADC, LFAST, LGAIN, LOFF = 1 LABZ = 1 DHE = 1 LPF = 1 für Eingangsfrequenzen < 100kHz Anwendungsspezifisch: LEDMODE, DISZ, IR, TRGSLP, Z4, TPP, HLD Nicht benötigt:
		Z4	0	
		DISZ	0	
		MODE(1:0)	00	
		TPP(2:0)	000	
		RSV	0	
		DHE	1	
		TRGSLP	0	
		GAIN(1:0)	00	
		Mxxx / Bit(21:16)	111111	
		HLD	0	
		LEDMODE	0	
CFG2	0x0000_1000	T(7:0)	00000000	Notwendig: Empfohlen: DISCTL = 0, GAINCTL = 00, OFFSCTL = 00 PHBER = 0 SYNC = 00100 ASYNC = 0 Anwendungsspezifisch: PH, T, VT Nicht benötigt:
		VT(1:0)	00	
		SYNC(4:0)	00100	
		ASYNC	0	
		DISCTL	0	
		GAINCTL	00	
		OFFSCTL	00	
		PH(5:0)	000000	
PHBER	0			
CTRLG	0x0400_0400	CNTRLG_S	0x0400	Empfohlen: Defaultwert 0x400
		CNTRLG_C	0x0400	
CTRLO	0x0000_0000	CNTRLO_S	0x0000	Empfohlen: Defaultwert 0x000
		CNTRLO_C	0x0000	
RSV	0x0000			Notwendig: alle Bits 0

**EEPROM**

ADR	0x1D	0x1C	0x1B	0x1A	0x19	0x18	0x17	0x16	0x15	0x14	0x13	0x12	0x11	0x10	0x0F	0x0E	0x0D	0x0C	...	0x00
DAT	0x00	0x00	0x00	0x00	0x00	0x00	0x04	0x00	0x04	0x00	0x00	0x00	0x10	0x00	0x7F	0x3F	0x10	0x00	-	0x99

Konfigurationspin (falls EEPROM nicht verwendet)

Pin	Konfigurationseinstellung
Mode	VSS
CFGFILT	offen
CFGGAIN	VSS
CFGTPP	anwendungsspezifisch
IR(2:0), IRBIN	anwendungsspezifisch



### 11.2.4 System 75mVpp, Rechteckausgang

Ressource	Vewendung
Analogeingang	Nominalamplitude 75mV <sub>pp</sub>
ABZ	Aktiv, ABZ-Ausgang
Sensorüberwachung	Aktiv, keine Speicherung
SPI	Inaktiv
Timer / Trigger	Inaktiv
Regler	Aktiv, Standard
Filter	Wenn möglich aktiv

Tabelle 36: empfohlene Registerkonfiguration - System 75mVpp, ABZ

Register	Registerwert	Bits	Bemerkung	
CFG1	0x403F_D000	IR(3:0)	0000	Notwendig: MABZ = 1 GAIN = 11 Mode = 00 <b>LPF = 1</b> RSV = 0  Empfohlen: MVLOW, MADC, MFAST, MGAIN, MOFF = 1 LVLOW, LADC, LFAST, LABZ, LGAIN, LOFF = 0 DHE = 1  Anwendungsspezifisch: LEDMODE, HLD, DISZ, Z4, IR, TPP  Nicht benötigt: TRGSLP
		Z4	0	
		DISZ	0	
		MODE(1:0)	00	
		TPP(2:0)	000	
		RSV	0	
		DHE	1	
		TRGSLP	0	
		GAIN(1:0)	11	
		Mxxx / Bit(21:16)	111111	
		HLD	0	
		LEDMODE	0	
Lxxx / Bit(29:24)	000000			
LPF	1			
CFG2	0x0000_1000	T(7:0)	00000000	Notwendig: Empfohlen: DISCTL = 0, GAINCTL = 00, OFFSCTL = 00 PHBER = 0  Anwendungsspezifisch: PH  Nicht benötigt: T, VT, SYNC, ASYNC
		VT(1:0)	00	
		SYNC(4:0)	00100	
		ASYNC	0	
		DISCTL	0	
		GAINCTL	00	
		OFFSCTL	00	
		PH(5:0)	000000	
PHBER	0			
CTRLG	0x0400_0400	CNTRLG_S	0x0400	Empfohlen: Defaultwert 0x400
		CNTRLG_C	0x0400	
CTRLO	0x0000_0000	CNTRLO_S	0x0000	Empfohlen: Defaultwert 0x000
		CNTRLO_C	0x0000	
RSV	0x0000		Notwendig: alle Bits 0	

**EEPROM**

ADR	0x1D	0x1C	0x1B	0x1A	0x19	0x18	0x17	0x16	0x15	0x14	0x13	0x12	0x11	0x10	0x0F	0x0E	0x0D	0x0C	...	0x00
DAT	0x00	0x00	0x00	0x00	0x00	0x00	0x04	0x00	0x04	0x00	0x00	0x00	0x10	0x00	0x40	0x3F	0xD0	0x00	-	0x99

**Konfigurationspin**

Pin	Konfigurationseinstellung
Mode	VSS
CFGFILT	offen
CFGGAIN	offen
CFGTPP	anwendungsspezifisch
IR(2:0), IRBIN	anwendungsspezifisch

ⓘ Um das Bit LPF auf 1 zu setzen wird ein EEPROM zur Konfiguration benötigt.

### 11.3 Signallaufzeit

#### 11.3.1 Signallaufzeit analog

Die Laufzeit des Eingangssignals durch den Instrumentationsverstärker des GC-IP2000 wird durch die gewählte Verstärkung und durch die eingestellte Grenzfrequenz des Rauschfilters bestimmt. Folgende Tabelle gibt Richtwerte für ausgewählte Konfigurationen an.

Tabelle 37: Laufzeit analog

	1Vpp (nominal)	75mVpp (nominal)
LPF = 0	130ns	200ns
LPF = 1	700ns	750ns

① Es ist zu beachten, dass zusätzliche Filter an den Eingängen die Laufzeit verändern. Weiterhin ist bei derartigen Filtern auf **geringe Toleranzen** der verwendeten Bauelemente zu achten, da anderenfalls eine relevante Phasenverschiebung zwischen Sinus- und Cosinussignal auftritt. Diese kann ggf. mit Hilfe des Phasenpotentiometers korrigiert werden.

#### 11.3.2 Signallaufzeit digital

Die Verzögerungszeit  $t_v$  zwischen Abtastzeitpunkt und Messergebnis im SPI-Register MVAL oder CNT beträgt 125 Systemtakt. Bei Verwendung eines Zählers an den Ausgängen A, B und Z beträgt diese Zeit 155 Systemtakt.




Abbildung 30: Signallaufzeit digital

① Es ist zu beachten, dass die **konstante** Verzögerungszeit des IC (wie in jedem digitalem System) dazu führt, dass sich eine frequenzabhängige Phasenverschiebung zwischen den analogen Eingangssignalen und den Ausgangssignalen ergibt. ( $d\varphi = 2\pi \cdot f \cdot t_v$ ). In den folgenden Abbildungen ist dieses Verhalten am Beispiel des Ausgangssignals Z für zwei verschiedene Eingangsfrequenzen dargestellt. Die Rechtecksignale A und B verhalten sich äquivalent.




Abbildung 31: Konstante Verzögerungszeit (I)




Abbildung 32: Konstante Verzögerungszeit (II)

#### 11.3.3 Zeitdiskretisierung

Der Pegel an den ABZ-Ausgängen des GC-IP2000 ändern sich nicht schneller als durch die konfigurierte Intervallzeit  $t_{pp}$  vorgegeben. Die aus dem Eingangssignal berechnete Zeit  $t_{ideal}$  kann jedoch außerhalb dieses Zeitrasters liegen. Folgendes Beispiel soll das Verhalten der IC verdeutlichen:




Abbildung 33: Zeitdiskretisierung

$$\begin{aligned}
 f_{OSZ} &= 20\text{MHz}; \text{CFGTPP} = '000' && \rightarrow t_{pp} = 50\text{ns} \\
 f_{INPUT} &= 8.75\text{kHz}; \text{IRATE} = 2000 && \rightarrow t_{ABZ(ideal)} = 57.14\text{ns} \\
 7 \cdot t_{ABZ(ideal)} &= 8 \cdot t_{pp}
 \end{aligned}$$

## 11.4 Verwendung der SPI

In der Regel erfolgt die Ansteuerung der SPI mittels Software über einen Prozessor bzw. µController. Im folgenden sind dazu einige wichtige Programmabläufe beschrieben.

### 11.4.1 Initialisierung

Tabelle 38: Initialisierung über SPI

Nr.	Programmschritt	Details
1	Initialisierung Hardware	Leitung <code>SEN</code> auf H, Leitung <code>NRES</code> auf L Konfiguration der Controller-SPI auf 16 Bit, MSB first Konfiguration der Controller-SPI in Modus 0: Default: SCK = L Sampling: steigende Flanke SCK, Änderung MOSI/MISO fallende Flanke SCK
2	Reset GC-IP2000	Leitung <code>NRES</code> auf H, warten bis Leitung <code>MISO/nWAIT</code> auf H
3	Nur! für Mehrkanal-SPI Festlegung der SPI-Hardwareadresse	Schreiben des Kommandos <code>SETHWA</code> nach Register <code>CMD</code> Low-Level-SPI-Word: 0x9008 ( <code>WRA_Broadcast</code> ) 0xB020 ( <code>WRD_Broadcast</code> )
4	Abfrage GC-IP2000	Lesen des Registers <code>ID/REV</code> Lesen des Registers <code>EEPSTAT</code> , warten bis Bit <code>EEPBSY</code> = 0 Auswertung des Bits <code>EEPEXIST</code>
5a	Konfiguration des GC-IP2000, falls EEPROM vorhanden	Ggf. Konfiguration von EEPROM-Inhalt abweichender Register
5b	Konfiguration des GC-IP2000, falls kein EEPROM vorhanden	Konfiguration der Register <code>CFG1</code> und <code>CFG2</code> Konfiguration der Register <code>CNTRLG</code> und <code>CNTRLO</code> mit Reglerstartwerten
6	Freigabe Triggerhaltereregister	Zweifaches Lesen des Registers <code>MVAL</code>
7	Rücksetzen Zähler	Schreiben des Kommandos <code>RESCNT</code> nach Register <code>CMD</code>
8	Einschwingen Signalregler	Bewegung des Encoders; Einschwingzeit zwischen 10 und 120 Sinusperioden, abhängig von Fehlergröße und Inhalt der Bits <code>OFFSCTL(1:0)</code> sowie <code>GAINCTL(1:0)</code>
9	Überfahren der Referenzmarke des Maßstabes	Lesen Register <code>STAT</code> Auswertung des Bits <code>ZSTAT</code>

### 11.4.2 Messung

Folgender Ablauf wird bei softwaregesteuerter Messung verwendet. Das Timing der Messung wird vom Prozessor vorgegeben:

Tabelle 39: Messung über SPI, gesteuert durch Prozessor

Nr.	Programmschritt	Details
1	Lesen des Messwertes	Lesen des Registers <code>MVAL</code>
2	Auswertung der Status-Bits	Test auf Fehler: Auswertung Bit 0 / Register <code>MVAL</code> bzw. Leitung <code>NERR</code> Test auf Trigger: Auswertung Bit 1 / Register <code>MVAL</code>
3	Nur im Fehlerfall Auswertung Statusregister	Lesen des Registers <code>STAT</code> Auswertung Fehlerursache
4	Nur im Fehlerfall Messung erneut starten	Schreiben des Kommandos <code>RESCNT</code> nach Register <code>CMD</code> Erneutes Überfahren der Referenzmarke des Maßstabes

Folgender Ablauf wird bei Interrupt-gesteuerter Messung verwendet. Das Timing der Messung wird durch den GC-IP2000 vorgegeben. Zu diesem Zweck müssen die Bits `VT(1:0)`, `T(7:0)` und `MODE(1:0)` entsprechend gesetzt sein. Siehe dazu Abschnitte 7.7.1 und 7.8.

Tabelle 40: Interruptgesteuerte Messung über SPI, Timer und Trigger aktiv

Nr.	Programmschritt	Details
1	Warte auf Interrupt an Leitung A	Fallende Flanke an Leitung A = <code>nINT</code>
2	Auswertung Status	Lesen Register <code>STAT</code> Test auf Fehler: Bits 8:0, ggf. Auswertung Fehlerursache Auswertung Trigger-Ursache: Bits 11:9
3	Lesen des Messwertes	Lesen des Registers <code>MVAL</code>
4	Nur im Fehlerfall Messung erneut starten	Schreiben des Kommandos <code>RESCNT</code> nach Register <code>CMD</code> Erneutes Überfahren der Referenzmarke des Maßstabes
5	Lesen aller im IC gespeicherten Messwerte	Wiederholtes ausführen der Schritte 2-4, solange bis Signal A = <code>nINT</code> auf H





### 11.4.3 EEPROM initialisieren

Folgender Ablauf kann dazu verwendet werden, den GC-IP2000 an ein vorhandenes Messsystem anzupassen. Zu diesem Zweck erfolgt erst ein automatischer Abgleich der internen Signalreglung, daraufhin das Übertragen der gesamten Konfiguration in den EEPROM. Bei erneutem Start des Systems wird damit die Zeit zur Initialisierung des Reglers deutlich verkürzt. Weitere Hinweise zur Verwendung des EEPROM sind in Abschnitt 8.2 zu finden.

Tabelle 41: Komplettinitialisierung EEPROM

Nr.	Programmschritt	Details
1	Phasenabgleich	Abgleich der Phase lt. Abschnitt 7.7.2.
2	Einschwingen Signalregler	Bewegung des Encoders: Einschwingzeit zwischen 10 und 120 Sinusperioden, abhängig von Fehlergröße und Inhalt der Bits <code>OFFSCTL(1:0)</code> und <code>GAINCTL(1:0)</code>
3	Prüfung auf Fehler	Lesen des Registers <code>MVAL</code> , Test auf Fehler: Bit 0 Alternativ: Auswertung Signal <code>NERR</code>
4	Freigabe EEPROM	Prüfen der <code>BSY</code> -Bits im Register <code>EEPSTAT</code> ; gegebenenfalls warten Schreiben des EEPROM-OpCode <code>EWEN (0x03)</code> nach Register <code>EEPOPC</code>
5	Übertragung aller Konfigurationsregister in den EEPROM	Prüfen der <code>BSY</code> -Bits im Register <code>EEPSTAT</code> ; gegebenenfalls warten Schreiben des Kommandos <code>WCFG</code> nach Register <code>CMD</code>
6	Warten der Programmierzeit des EEPROMs	
7	EEPROM als GC-IP2000-EEPROM markieren	Prüfen der <code>BSY</code> -Bits im Register <code>EEPSTAT</code> ; gegebenenfalls warten Schreiben von <code>0x00</code> nach Register <code>EEPADR</code> Schreiben von <code>0x99</code> nach Register <code>EEPDAT</code> Schreiben von <code>0x04</code> nach Register <code>EEPOPC</code>

### 11.5 Absolutwertmessung

Der GC-IP2000 ist prinzipiell zur Bestimmung zurückgelegter Strecken bzw. Winkel konzipiert. Um eine absolute Position zu bestimmen, ist das Überfahren eines Referenzpunktes erforderlich. Im Bit `ZSTAT` des Statusregisters `STAT` kann abgelesen werden, ob ein Bezug des Zählwertes zum Referenzpunkt des Maßstabes besteht. Zusätzlich kann zu jedem Zeitpunkt der Phasenwinkel innerhalb der Sinusperiode durch Auslesen des Registers `PHI` bestimmt werden. Die Skalierung der Werte `PHI` und `CNT` ist in Abschnitt 9 zu finden. *Beispielhaft* ist in folgender Tabelle der Zusammenhang zwischen `PHI` und `CNT` für eine Interpolationsrate von 2048, 2000 und 1600 angegeben.

Tabelle 42: Zusammenhang zwischen `PHI` und `CNT`


ZSTAT	PHI / CNT
ZSTAT = 0	Kein Zusammenhang zwischen <code>PHI</code> und <code>CNT</code>
ZSTAT = 1	$PHI = (CNT \bmod I\text{RATE}) - (1/8 \cdot I\text{RATE})$ ; $I\text{RATE} = 2048, 2000 \text{ oder } 1600$  Im Falle einer kurzzeitige Störung an den Analogeingängen (z.B. Schaltspitze), gilt dieser Zusammenhang nicht. Während <code>PHI</code> diese Störung widerspiegelt, enthält <code>CNT</code> den Zählwert vor der kurzzeitigen Störung. <code>DHI</code> ist in diesem Fall gleich 0.

### 11.6 Sensorabgleich


Der IC GC-IP2000 führt einen automatischen Abgleich von Offset und Amplitude beider Gebersignale durch. Um den vollen Regelbereich für dynamische Fehler zu nutzen, ist es sinnvoll, statische Fehler des Sensors bereits vorher abzugleichen. Dazu stehen in den Modi „Sensorabgleich 1“ und „Sensorabgleich 2“ an den Pins `A`, `B`, und `Z` Hilfssignale zum Abgleich des Sensors zur Verfügung. Eine Beschreibung des Abgleichvorganges ist im Abschnitt 7.7.2 zu finden. Folgende Abbildungen zeigen ergänzend dazu typische Signalverläufe.

Tabelle 43: Sensorabgleich


**Abgleich Offset Cosinus – Signale CMON und IR4C (Pin A)**  
**Mode '10' (Sensorabgleich 1), Regler inaktiv / Korrekturwerte: Mittenwert des Korrekturbereiches**




**Abgleich Offset Sinus – Signale SMON und IR4S (Pin B)**  
**Mode '10' (Sensorabgleich 1), Regler inaktiv / Korrekturwerte: Mittenwert des Korrekturbereiches**




**Abgleich Phase (grob) – Signale CMON und IR16C (Pin B)**  
**Mode '11' (Sensorabgleich 2), Regler aktiv**



**Abgleich Phase (fein) – Signale CMON und NDEV (Pin Z)**  
**Mode '11' (Sensorabgleich 2), Regler aktiv**



**Abgleich Amplitudengleichheit – Signale CMON und IRC8 (Pin A)**  
**Mode '11' (Sensorabgleich 2), Regler inaktiv / Korrekturwerte: Mittenwert des Korrekturbereiches**



## 11.7 Anschluss digitaler Encoder

Der GC-IP2000 ist prinzipiell zum Anschluss von Analog-Encodern konzipiert. Mittels spezieller Widerstandsbeschaltung und Konfigurationseinstellungen ist es jedoch auch möglich, den internen Interpolationszähler zu nutzen.

### Hardware

Für jeden Eingang wird ein differentieller Spannungsteiler vorgesehen:




Abbildung 34: Anschluss Digitalencoder

### Konfiguration

Tabelle 44: empfohlene Registerkonfiguration - digitaler Encoder

Register	Registerwert	Bits	
CFG1	0x0404_0000 (Referenz aktiviert)	IR(3:0)	beliebig
		Z4	beliebig
	0x0404_0020 (Referenz deaktiviert)	DISZ	0 / 1
		MODE(1:0)	beliebig
		TPP(2:0)	beliebig
		RSV	0
		DHE	beliebig
		TRGSLP	beliebig
		GAIN(1:0)	00
		Mxxx / Bit(21:16)	000000
		HLD	0
		LEDMODE	beliebig
		Lxxx / Bit(29:24)	000000
		LPF	0
CFG2	0x0001_1000	T(7:0)	beliebig
		VT(1:0)	beliebig
		SYNC(4:0)	beliebig
		ASYNCR	beliebig
		DISCTL	1
		GAINCTL	00
		OFFSCTL	00
		PH(5:0)	000000
		PHBER	0
		CTRLG	0x0400_0400
CNTRLG_C	0x0400		
CTRLO	0x0000_0000	CNTRLO_S	0x0000
		CNTRLO_C	0x0000
RSV	0x0000		

### Zählwert

Der Zählwert berechnet sich aus dem Interpolationswert mittels Division durch  $\frac{1}{4}$  Interpolationsrate

Beispiel:  $\text{Interpolationsergebnis (MVAL)} = 100005$ ,  $\text{Interpolationsrate} = 2000 \rightarrow \text{Zählwert} = 100005 / 500 = 200$ .

Die maximale Eingangsfrequenz beträgt  $f_{\text{MAX}} = f_{\text{OSZ}} / 32 \cdot (90^\circ - \varphi) / 360^\circ$ ;  $\varphi$ : Phasenfehler zwischen A und B

Beispiel:  $f_{\text{OSZ}} = 20\text{MHz}$ ,  $\varphi = 5^\circ \rightarrow f_{\text{MAX}} = 20\text{MHz} / 32 \cdot 85^\circ / 360^\circ = 147\text{kHz}$

